可配置W-CDMA时隙同步匹配滤波器装置制造方法及图纸

本发明专利技术公开了一种可配置的Ｗ－ＣＤＭＡ时隙同步匹配滤波器装置，增强了匹配滤波的灵活性和鲁棒性。该装置以一个实现复杂度较小的８级运算处理、２５５×Ｎ阶延时的基本匹配滤波器结构为基础，对输入数据和每一级运算的输出结果采用可配置的降数据比特数的处理方法。对第一级输入数据采用多个比特的限幅、舍入相结合的处理方法，将输入数据位数限制在固定长度上，这样可以在控制整体实现规模的基础上适应输入信号强度的变化。对中间运算结果的处理使每一级运算不增加进入下一级运算的数据的比特数，这样的处理可以保证在较低的实现复杂度下获得较好的匹配性能。各级处理的可配置性在提供灵活性的同时保证了获得最佳性能的可能性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于移动通讯领域，尤其涉及的三代移动通信系统中FDD(频分双工)模式的WCDMA(宽带码分多址)系统，具体涉及WCDMA系统中MT(移动终端)的小区搜索技术。(二)技术背景在宽带码分多址(WCDMA)系统中，移动台与基站间的通信建立在下行同步的基础上，即移动台需要获得基站的定时信息，包括码片(chip)定时、时隙(slot)定时、帧(frame)定时和超帧(super frame)定时。在WCDMA系统中，移动台与基站定时同步的建立包括两个阶段的过程，第一个阶段是初始同步，在这一阶段移动台获得基站包括码片定时、时隙定时和帧定时在内的粗定时；第二阶段是精确同步，移动台根据初始同步阶段获得的粗定时进行精确的定时跟踪，并获得超帧定时。在WCDMA中初始同步过程称为小区搜索(cellsearch)，该过程分为三个步骤，首先根据下行主同步信道(PSCH)获得时隙定时，然后根据下行辅助同步信道(SSCH)获得帧定时，最后根据公共导频信道(CPICH)获得下行主扰码信息。本专利技术针对小区搜索中第一步主同步捕获给出了一种可配置主同步匹配滤波器装置。主同步信道中发送长度为256chip的主同步码字用于主同步捕获，该码字在每个时隙(长度为2560chip)的起始256chip时间内发送。通过对主同步码字相位的捕获，移动台可以得到基站的时隙定时。对该序列相位的粗同步一般可以通过两种方法实现一是相关器组，即通过多个相关器在不同相位上与输入序列相关，从相关结果判断得到结果；二是匹配滤波器，即用一个冲激响应为已知同步序列的滤波器与输入序列做匹配滤波，从连续给出的匹配滤波结果判决得到相位信息。考虑到WCDMA中主同步序列长度为256，而初始相位分布范围为2560chip，采用相关器方法若串行搜索则延时过大，若并行搜索则实现规模过大，而用匹配滤波器方法则在搜索延时上有较大优势。但传统的匹配滤波器存储单元、运算单元规模均较大，对于1/Nchip精度(N为正整数)的主同步码匹配滤波器，只需要有256×N的存储深度；对于256chip长度的主同步码字，每得到一个匹配结果需要进行256个数据的加权求和运算。幸运的是，根据主同步码的特殊性我们可以把得到一个匹配结果的运算单元减少到13个，大大降低了实现的规模和复杂度，如附附图说明图1所示，其中Dn表示n级的延时存储单元。可以看到，在这样的结构下，对于1/Nchip精度的主同步匹配滤波器装置，只需要有256×N个存储单元和13个运算单元(加/减法器)，大大降低了运算的复杂度和实现的物理规模。从该结构可以看到，每个匹配结果需要经过8级的运算单元，对于电路实现来说，每经过一次加/减运算，数据位数将增加一位，这样如果不作任何处理，每级运算增加一位，最后结果比入口数据增加8位，由此一方面造成后级运算单元规模加大，另一方面使得越往后级需要的存储单元越大。而从主同步码字的自相关特性来看，其最大峰值和最大旁瓣的幅度比为4，匹配输出结果不需要用过高的位数表示。这样我们可以通过运算过程中的截位来减少存储单元和运算单元的规模，同时不至于对性能有明显的损失。综合考虑以上因素的影响，本专利技术提出了一种可配置WCDMA主同步匹配滤波器装置，达到在较小的实现规模下灵活实现高性能主同步匹配滤波的目的。由于时隙同步是通过对长度为256chip的匹配滤波进行的，因此对于1/Nchip精度的匹配滤波器，至少需要256×N级的延时存储单元。每1/Nchip输出的数据可以看作是256个输入数据与本地主同步码字相关的结果，可见与存储单元配套需要较大规模的电路在1/Nchip的时间内完成256长度的相关运算。为了减小运算部分的规模，本专利技术装置参考文献采用了一种基于8级运算单元的匹配滤波器结构，如附图2所示。附图2给出了该匹配滤波器的基本结构框图。如图所示，该匹配滤波器由延时单元201、系数乘法单元202、加法单元203和减法单元204组合而成。其中延时单元Dn实现对输入信号的n拍延时功能，附图3给出了n拍延时单元的内部结构，可见一个n拍延时单元由n个延时一个拍的延时器D1串行组成；系数乘法单元及相应的正负系数使该滤波器的冲激相应为反向的主同步码字；加法单元和减法单元一方面配合延时单元和系数乘法单元保证滤波器的正确冲激相应，同时在对输入数据的匹配滤波中起到主要的运算作用。从滤波器的结构可以看到，输入数据经过8级不同拍数的延时存储单元和运算单元后得到匹配滤波结果，如果不考虑数据位数的取舍，当输入为M比特有符号数时，每经过一级运算单元数据位数增1，最后输出结果为M+8比特。数据位数的增大，一方面使需要的存储空间变大、运算单元的电路规模增大，导致电路的实现规模增大，另一方面由于参与运算的数据位数增大，使电路的可靠工作速度下降。因此，在本专利技术装置中，我们采取了这样的处理方法，对输入的M比特数据根据有效信号的大小处理为比特位给后级进行存储运算，在8级运算中对每一级的运算结果进行N+1比特数据到N比特数据的变换，这样保证了每一级的存储数据与运算结果均为N比特数据，控制了整个装置规模，保证了工作的速度。其中对输入信号的处理和每级运算结果的处理都采用了可配置参数的方法，既提高了该匹配滤波器的灵活性，又为可靠性能的获得提供了保证。附图3中隐藏了输入数据处理单元和各级运算后处理单元。输入数据处理单元处在输入数据之后，第一个存储、运算单元之前。附图4给出了输入数据处理单元的结构框图，主要包括一个M比特到N比特的转换器301。该转换器根据参数控制装置给出的配置参数1实现输入M比特数据到N比特数据的一种转换。在M≥N的条件下，配置参数1共有M-N+1种选择，一种可行的转换方式是当配置参数1在0～M-N间选择为L，设输入M比特数据从高位到低位的比特序号为M-1到0，则对其中低L-1到0比特根据四舍五入原则向上进位后舍去，高M到M-L-N比特如果只是符号位扩展则舍去，得到N比特的输出结果，如果高M到M-L-N比特不全是符号位的扩展，则根据输入数据符号位得到最大幅度的N比特输出数据。中间各级运算结果的处理单元位于每个加/减法器以后，附图4给出了其结构框图，主要包括一个N+1比特到N比特的转换器302。该转换器根据参数控制装置给出的配置参数i实现输入N+1比特数据到N比特数据的转换。该配置参数共有2种取值选择，分别代表a)对输入数据的最低位做四舍五入的操作后取高N比特；b)根据输入数据最高位是否为符号位扩展决定取低N比特或输入N比特最大(小)值。本专利技术有益效果本专利技术描述的可配置W-CDMA主同步匹配滤波器装置采用了一个8级存储运算结构，降低了运算单元的规模，对输入数据的降比特数处理和各级运算结果的降比特数处理使整个装置的存储规模得到了有效的控制，同时降低了运算单元的规模。各数据降比特处理单元的参数可配置性使整个装置具有很大的灵活性，同时为一定实现规模下最佳匹配滤波性能的获取提供了保证。权利要求1.可配置的WCDMA时隙同步匹配滤波器装置，其特征在于包括匹配滤波器(101)和参数控制装置(102)；其中匹配滤波器完成对WCDMA主同步信号的匹配滤波，参数控制装置控制对匹配滤波器的各项参数进行配置，适应不同的应用环境。2.如权利要求1所述的可配置的WC本文档来自技高网...

【技术保护点】
可配置的ＷＣＤＭＡ时隙同步匹配滤波器装置，其特征在于：包括匹配滤波器（１０１）和参数控制装置（１０２）；其中匹配滤波器完成对ＷＣＤＭＡ主同步信号的匹配滤波，参数控制装置控制对匹配滤波器的各项参数进行配置，适应不同的应用环境。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵明，许希斌，周春晖，
申请(专利权)人：信息产业部电信传输研究所，清华大学，
类型：发明
国别省市：11[中国|北京]