存储器设备退化监测制造技术

一种存储器电路，其包括：同步存储器单元阵列，其被配置为接收时钟信号，并且具有地址线和位线。裕量代理，其基于在时钟信号的转变和由于在至少一个地址线上的信令而导致从位线导出的信号上的变化之间的持续时间来确定同步存储器单元阵列的状态。在另一方面中，具有被配置为向存储器单元提供数据输入/输出的位线的存储器单元可以设置有比较器，比较器将位线上的电压与基准电压进行比较并由此指示存储器单元的状态。固件可以接收存储器单元阵列的状态的指示，并且传输指示、响应于该状态发出警报和/或重新配置存储器电路。发出警报和/或重新配置存储器电路。发出警报和/或重新配置存储器电路。

【技术实现步骤摘要】
【国外来华专利技术】存储器设备退化监测
[0001]相关申请的交叉引用
[0002]本申请要求享有2019年12月4日提交的标题为“Memory Device Monitoring”的美国临时专利申请号62/943322的优先权，其内容通过引用并入本文。


[0003]本专利技术涉及集成电路领域，并且具体地涉及存储器设备，其包括随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)和只读存储器(ROM)。

技术介绍

[0004]集成电路(IC)包括在平坦的半导体衬底(诸如硅晶圆)上的模拟和数字电子电路。使用光刻技术将微型晶体管印刷到衬底上，以在很小的区域内产生数十亿个晶体管的复杂电路，使得使用IC的现代电子电路设计既低成本又高性能。IC是在被称为“代工(foundries)”的工厂装配线上生产的，这些工厂装配线已将IC(诸如互补金属氧化物半导体(CMOS)IC)的生产商品化。
[0005]数字IC包含以功能和/或逻辑单元布置在晶圆上的数十亿个晶体管(诸如金属氧化物半导体场效应晶体管(MOSFET))，其中数据路径互连功能单元，在功能单元之间传递数据值。每个单元都具有电源和相关联的“开”功率、“关”功率、“待机”功率等。
[0006]IC有时包括随机存取存储器(RAM)，例如静态RAM(SRAM)。RAM电路可能会随着时间的推移而退化，导致写入和/或读取操作失败。监测这种退化仍然被视为一项挑战。
[0007]相关技术的前述示例及与之相关的限制旨在说明性而非排他性。在阅读说明书和研究附图后，相关技术的其他限制对于本领域技术人员来说将变得显而易见。

技术实现思路

[0008]结合系统、工具和方法描述和图示了以下实施例及其方面，这些系统、工具和方法旨在示例性和说明性的，而非限制范围的。
[0009]在一个方面，可以提供一种存储器电路，其包括：同步存储器单元阵列，其被配置为接收时钟信号，并具有地址线和位线；以及裕度代理(margin agent)，其配置为接收来自至少一个位线的信号，并基于时钟信号的转变和由于至少一个地址线上的信令而导致的来自至少一个位线的接收到的信号的变化之间的持续时间来确定同步存储器单元阵列的状态指示。
[0010]在实施例中，裕度代理被配置为确定从接收到的信号的变化到时钟信号的后续转变的持续时间。
[0011]在实施例中，存储器电路还包括输出级，其耦合到同步存储器单元阵列的位线，裕度代理被配置为从输出级接收从至少一个位线导出的信号。可选地，输出级包括感测放大器，其配置为放大从同步存储器单元阵列的位线接收到的信号，并进一步配置为接收选通信号，该选通信号在选择针对同步存储器单元阵列的读取操作之后以预定时间间隔控制感
测放大器的激活。裕度代理可以被配置为在选择读取操作之后经过小于预定时间间隔的时间从感测放大器接收从至少一个位线导出的信号。
[0012]在实施例中，存储器电路还可以包括：比较器，其被配置为将一个位线上的电压与基准电压进行比较，并提供比较器输出，裕度代理被配置为接收比较器输出，作为从至少一个位线导出的信号。
[0013]在另一方面，可以考虑一种存储器电路，其包括：存储器单元，其具有被配置为向存储器单元提供数据输入/输出的位线；和比较器，其被配置为将位线上的电压与基准电压进行比较，并提供指示存储器单元状态的比较器输出。
[0014]在实施例中，基准电压是可调节的。
[0015]在实施例中，存储器电路还包括：控制器，其被配置为调节基准电压，并基于比较器输出在调节基准电压时识别存储器单元的状态。
[0016]在实施例中，控制器配置为确定与比较器输出的变化相关联的基准电压或更高的值对应的存储器单元的状态值。可选地，控制器被配置为存储存储器单元的多个状态值，基准电压的每个存储的状态值在相应的时间进行测量。
[0017]在实施例中，存储器单元具有标准位线和逆位线，逆位线上的信号是标准位线上信号的逻辑逆。然后，存储器电路还可以包括多路复用器，其被配置为基于标准位线上的信号和/或逆位线上的信号，选择性地将标准位线上的信号和逆位线上的信号提供给比较器。
[0018]在实施例中，存储器电路是具有时钟信号的同步电路。存储器电路还可以包括裕度代理，其被配置为接收比较器输出，并基于时钟信号的转变和比较器输出上的变化之间的持续时间来确定存储器单元的状态指示。
[0019]在实施例中，存储器电路包括由多个存储器单元形成的存储器单元阵列，每个存储器单元具有相应的位线，其被配置为向相应的存储器单元提供数据输入/输出，并且其中比较器配置为将一个或多个位线上的电压与基准电压进行比较，并提供指示多个存储器单元中的一个或更多个的状态的比较器输出。可选地，存储器电路包括多个比较器，每个比较器被配置为将相应的一个或多个位线上的电压与相应的基准电压进行比较，并提供指示多个存储器单元中的相应一个或更多个的状态的相应比较器输出。可选地，比较器或每个比较器位于存储器单元阵列外部。可选地，存储器电路还包括：耦合到多个存储器单元的位线的预充电电路，比较器或每个比较器位于预充电电路处或邻近预充电电路。
[0020]在实施例中，存储器电路还包括：寻址电路，其被配置为选择用于读取或写入操作的存储器单元。
[0021]在实施例中，比较器或每个比较器包括基于反相器的放大器。可选地，基于反相器的放大器包括：具有输入和输出的反相放大器；在第一端耦合到反相放大器的输入的电容器；第一信号输入端口，其经由第一开关耦合到电容器的第二端；第二信号输入端口，其经由第二开关耦合到电容器的第二端；反馈连接，其经由第三开关将反相放大器的输出耦合到反相放大器的输入；以及控制器，其被配置为同时激活第一开关和第三开关，并在第一开关和第三开关停用时激活第二开关。可选地，反相放大器是具有阈值电压的第一反相放大器。存储器电路还可以包括第二反相放大器，其被配置为接收第一反相放大器的输出作为输入。第二反相放大器的阈值电压可以等于第一反相放大器的阈值电压。
[0022]在实施例中，存储器单元是随机存取存储器(RAM)单元和/或其中存储器单元阵列
是随机存取存储器(RAM)单元。可选地，存储器单元是静态随机存取存储器(SRAM)单元和/或其中存储器单元阵列是静态随机存取存储器(SRAM)单元。
[0023]可以在包括本文所公开的存储器电路的集成电路(IC)中找到本公开的一个方面。
[0024]在集成电路(IC)中可以找到另一个方面，集成电路(IC)包括：存储器电路，其包含存储器单元阵列和存储器监测代理，存储器监测代理被配置为指示存储器单元阵列的状态；以及固件，其被配置为从存储器监测代理接收存储器单元阵列的状态的指示，并将接收到的指示与基准电平进行比较。在实施例中，存储器电路符合本文公开的任何此类存储器电路。
[0025]在实施例中，固件进一步被配置为存储接收到的指示。
[0026]在实施例中，IC还包括：写入辅助电路，其被配置为在写入本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器电路，其包括：同步存储器单元阵列，其被配置为接收时钟信号，并具有地址线和位线；以及裕度代理，其被配置为接收来自所述位线中的至少一个的信号，并基于在所述时钟信号的转变和由于所述地址线中的至少一个上的信令而导致的来自所述位线中的至少一个的接收到的信号的变化之间的持续时间来确定所述同步存储器单元阵列的状态指示。2.根据权利要求1所述的存储器电路，其中所述裕度代理被配置为确定从所述接收到的信号的变化到所述时钟信号的后续转变的持续时间。3.根据权利要求1或2所述的存储器电路，还包括：输出级，其耦合到所述同步存储器单元阵列的所述位线，所述裕度代理被配置为接收来自所述输出级从所述位线中的至少一个导出的所述信号。4.根据权利要求3所述的存储器电路，其中所述输出级包括感测放大器，其被配置为放大从所述同步存储器单元阵列的所述位线接收到的信号，并进一步被配置为接收选通信号，所述选通信号在选择所述同步存储器单元阵列的读取操作后以预定时间间隔控制所述感测放大器的激活，所述裕度代理被配置为在选择所述读取操作之后经过小于所述预定时间间隔的时间从所述感测放大器接收从所述位线中的至少一个导出的所述信号。5.根据权利要求1至4中任一权利要求所述的存储器电路，还包括：比较器，其被配置为将所述位线中的一个上的电压与基准电压进行比较，并提供比较器输出，所述裕度代理被配置为接收所述比较器输出，作为从所述位线中的至少一个导出的所述信号。6.一种存储器电路，其包括：存储器单元，具有被配置为向所述存储器单元提供数据输入/输出的位线；以及比较器，其被配置为将所述位线上的电压与基准电压进行比较，并提供指示所述存储器单元的状态的比较器输出。7.根据权利要求6所述的存储器电路，其中所述基准电压是可调节的。8.根据权利要求7所述的存储器电路，还包括：控制器，其被配置为调节所述基准电压并在调节所述基准电压时基于所述比较器输出来识别所述存储器单元的状态。9.根据权利要求8所述的存储器电路，其中所述控制器被配置为确定所述存储器单元的状态值，所述存储器单元的所述状态值对应于与所述比较器输出的变化相关联的所述基准电压或更高值。10.根据权利要求9所述的存储器电路，其中所述控制器被配置为存储所述存储器单元的多个状态值，所述存储器单元的每个存储的状态值在相应的时间处进行测量。11.根据权利要求6至10中任一权利要求所述的存储器电路，其中所述存储器单元具有标准位线和逆位线，在所述逆位线上的信号是所述标准位线上的信号的逻辑逆，所述存储器电路还包括：多路复用器，其被配置为基于所述标准位线上的所述信号和/或所述逆位线上的所述信号，选择性地将所述标准位线上的所述信号和所述逆位线上的所述信号提供给所述比较器。12.根据权利要求6至11中任一权利要求所述的存储器电路，其中所述存储器电路是具
有时钟信号的同步电路，并且还包括：裕度代理，其被配置为接收所述比较器输出，并基于所述时钟信号的转变和所述比较器输出的变化之间的持续时间来确定所述存储器单元的状态指示。13.根据权利要求6至12中任一权利要求所述的存储器电路，其中所述存储器电路包括由多个存储器单元形成的存储器单元阵列，每个存储器单元具有相应的位线，所述相应的位线被配置为向所述相应的存储器单元提供数据输入/输出，并且其中所述比较器被配置为将所述位线中的一个或更多个上的电压与所述基准电压进行比较，并提供比较器输出，其指示所述多个存储器单元中的一个或更多个的状态。14.根据权利要求13所述的存储器电路，其中所述存储器电路包括多个比较器，每个比较器被配置为将所述位线中的相应的一个或更多个上的电压与相应的基准电压进行比较，并提供相应的比较器输出，所述相应的比较器输出指示所述多个存储器单元中的相应一个或更多个的状态。15.根据权利要求13或14所述的存储器电路，其中所述比较器或所述比较器中的每一个位于所述存储器单元阵列外部。16.根据权利要求15所述的存储器电路，还包括：预充电电路，其耦合到所述多个存储器单元的所述位线，所述比较器或所述比较器中的每一个位于所述预充电电路处或邻近所述预充电电路。17.根据权利要求1至5或13至16中任一项所述的存储器电路，还包括：寻址电路，其被配置为选择用于读取操作或写入操作的存储器单元。18.根据权利要求6至17中任一权利要求所述的存储器电路，其中所述比较器或所述比较器中的每一个包括基于反相器的放大器。19.根据权利要求18所述的存储器电路，其中所述基于反相器的放大器包括：反相放大器，其具有输入和输出；电容器，其在第一端处耦合到所述反相放大器的所述输入；第一信号输入端口，其经由第一开关耦合到所述电容器的第二端；第二信号输入端口，其经由第二开关耦合到所述电容器的第二端；反馈连接，其经由第三开关将所述反相放大器的所述输出耦合到所述反相放大器的所述输入；以及控制器，其被配置为同时激活所述第一开关和所述第三开关，并在所述第一开关和所述第三开关停用时激活所述第二开关。20.根据权利要求19所述的存储器电路，其中所述反相放大器是具有阈值电压的第一反相放大器，所述存储器电路还包括：第二反相放大器，其被配置为接收所述第一反相放大器的所述输出作为输入，所述第二反相放大器的阈值电压等于所述第一反相放大器的所述阈值电压。21.根据权利要求1至20中任一权利要求所述的存储器电路，其中所述存储器单元是随机存取存储器单元即RAM单元和/或其中所述存储器单元阵列是随机存取存储器单元即RAM单元。22.根据权利要求21所述的存储器电路，其中所述存储器单元是静态随机存取存储器单元即SRAM单元和/或其中所述存储器单元阵列是静态随机存取存储器单元即SRAM单元。
23.一种集成电路即IC，其包括权利要求1至22中任一权利要求所述的存储器电路。24.一种集成电路即IC，其包括：存储器电路，其包括存储器单元阵列和存储器监测代理，所述存储器...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：普罗泰克斯公司，
类型：发明
国别省市：