本发明专利技术提供了一种3D CMOS图像传感器及其形成方法，涉及图像传感器领域，包括：衬底，所述衬底内包括至少一个光电二极管；P型阱区，所述P型阱区形成于所述光电二极管上方且与所述光电二极管连接；浮置扩散区，所述浮置扩散区形成于所述衬底上且位于所述P型阱区上方并与所述P型阱区连接；以及，传输栅，所述传输栅浮置于所述衬底上方且将所述P型阱区包围，所述传输栅为金属栅。通过将所述传输栅和浮置扩散区浮置于所述衬底上方，不占用衬底内光电二极管的面积，可以避免所述传输栅和浮置扩散区占用光电二极管面积,并且浮置扩散区可以自由扩展面积，增加满阱容量。使用金属栅作为传输栅，减少了栅电阻，增加传输栅响应速度，增加光量子效率。子效率。子效率。
【技术实现步骤摘要】
3D CMOS图像传感器及其形成方法
[0001]本专利技术涉及图像传感器领域，特别涉及一种3D CMOS图像传感器及其形成方法。
技术介绍
[0002]图像传感器是指将光信号转换为电信号的装置。图像传感器主要包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器和传统的CCD图像传感器相比，具有低功耗、低成本以及可与CMOS工艺相兼容等特点，因此得到越来越广泛地应用。
[0003]CMOS图像传感器包括由众多像素单元构成的像素阵列，像素单元是图像传感器实现感光的核心器件。常见的CMOS图像传感器为四晶体管结构(4Transistors，4T)单元，其像素单元中通常包含由1个光电二极管(Photo Diode，PD)和4个晶体管组成的有源像素结构。
[0004]目前CMOS图像传感器技术中常用的4T结构比3T结构多一个传输栅（Transition Gate，TG），以获得更佳的性能和更小的噪声。但是，增加的器件使得相应的光电二极管的面积减少即有效像素面积减少，如果为了提高有效像素面积而减少浮置扩散区面积，又会影响满阱容量。
技术实现思路
[0005]本专利技术的目的在于提供一种3D CMOS图像传感器及其形成方法，既可采用4T结构，又可解决因光电二极管面积减少而影响满阱容量的问题。
[0006]为解决上述技术问题，本专利技术提供一种3D CMOS图像传感器，包括：衬底，所述衬底内包括至少一个光电二极管；P型阱区，所述P型阱区形成于所述光电二极管上方且与所述光电二极管连接；浮置扩散区，所述浮置扩散区形成于所述衬底上且位于所述P型阱区上方并与所述P型阱区连接；以及，传输栅，所述传输栅浮置于所述衬底上方且将所述P型阱区包围，所述传输栅为金属栅。
[0007]可选的，所述P型阱区的顶面高于所述传输栅的顶面。
[0008]可选的，还包括设置于所述传输栅与所述衬底之间的第一介质层；以及，贯穿所述第一介质层的第一开口。
[0009]可选的，所述传输栅的纵截面形状为倒T形。
[0010]基于同一专利技术构思，本专利技术还提供一种3D CMOS图像传感器的形成方法，包括：提供一衬底，所述衬底中形成有至少一个光电二极管，形成牺牲层，所述牺牲层覆盖所述衬底；形成第一开口，所述第一开口至少贯穿所述牺牲层并暴露出所述衬底；在所述第一开口的位置形成P型阱区和浮置扩散区，所述浮置扩散区位于所述P型阱区上方；
刻蚀相邻的光电二极管之间的衬底上方的所述牺牲层；以及，去除所述光电二极管上的所述牺牲层以形成第三开口，并在所述第三开口的位置形成包围所述P型阱区的传输栅，所述传输栅为金属栅。
[0011]可选的，在所述第一开口的位置形成P型阱区和浮置扩散区的步骤中包括：在所述第一开口的位置形成单晶硅层，所述单晶硅层填满所述第一开口；在所述单晶硅层内注入P型离子以形成所述P型阱区；以及，在所述P型阱区上方的单晶硅层内注入N型离子以形成所述浮置扩散区。
[0012]可选的，采用选择性外延生长工艺形成所述单晶硅层。
[0013]可选的，形成牺牲层的步骤之前，在所述衬底上形成第一介质层，所述第一开口还贯穿所述第一介质层。
[0014]可选的，在形成第一开口的步骤之前，在所述牺牲层上形成第二介质层，所述第一开口还贯穿所述第二介质层。
[0015]可选的，在刻蚀相邻的光电二极管之间的衬底上方的所述牺牲层步骤之后：形成第三介质层以隔离相邻的像素区的传输栅。
[0016]可选的，形成包围所述P型阱区的传输栅的步骤包括：刻蚀所述光电二极管上方的第三介质层及第二介质层形成第二开口，所述第二开口暴露所述牺牲层；通过所述第二开口去除所述牺牲层，得到所述第三开口；以及，在所述第三开口的位置形成传输栅。
[0017]可选的，在形成所述传输栅的步骤之前：形成第二栅氧化层，所述第二栅氧化层覆盖所述第三介质层的顶面和所述第三开口的底壁和侧壁。
[0018]可选的，形成所述传输栅的步骤之后：形成第四介质层，所述第四介质层覆盖所述第三介质层和所述传输栅的顶面。
[0019]可选的，在形成第四介质层的步骤之后，还包括：在所述传输栅上方和所述浮置扩散区上方分别形成导电插塞。
[0020]可选的，形成第一开口的步骤之后、形成P型阱区和浮置扩散区的步骤之前，还包括：在所述第一开口的侧壁形成第一栅氧化层。
[0021]在本专利技术提供的3D CMOS图像传感器及其形成方法中，将传输栅和浮置扩散区浮置于衬底上方，不占用衬底内光电二极管的面积，相对于传统2D平面结构，可以避免传输栅和浮置扩散区占用光电二极管面积，并且浮置扩散区可以自由扩展面积，增加满阱容量。另外，本专利技术使金属栅包围P型阱区以作为传输栅，金属栅减少了栅电阻，增加了传输栅响应速度。进一步的，所述传输栅的纵截面形状为倒T形，因而传输栅覆盖在光电二极管上方的面积较大，有利于将从光电二极管透射过来的光反射回光电二极管内，有利于增加光量子效率。
附图说明
[0022]图1是本专利技术实施例的3D CMOS图像传感器的结构示意图。
[0023]图2是本专利技术实施例的3D CMOS图像传感器的形成方法流程图。
[0024]图3是本专利技术实施例的3D CMOS图像传感器的形成方法中衬底结构示意图。
[0025]图4是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第一介质层、牺牲层和第二介质层的结构示意图。
[0026]图5是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第一开口的结构示意图。
[0027]图6是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第一开口侧壁的第一栅氧化层的结构示意图。
[0028]图7是本专利技术实施例的3D CMOS图像传感器的形成方法中形成单晶硅层的结构示意图。
[0029]图8是本专利技术实施例的3D CMOS图像传感器的形成方法中形成P型阱区的结构示意图。
[0030]图9是本专利技术实施例的3D CMOS图像传感器的形成方法中形成浮置扩散区的结构示意图。
[0031]图10是本专利技术实施例的3D CMOS图像传感器的形成方法中刻蚀部分第二介质层和牺牲层的结构示意图。
[0032]图11是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第三介质层的结构示意图。
[0033]图12是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第二开口的结构示意图。
[0034]图13是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第三开口的结构示意图。
[0035]图14是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第二栅氧化层的结构示意图。
[0036]图15是本专利技术实施例的3D CMOS图像传感器的形成方法中形成传输栅的结构示意图。
[0037]图16是本专利技术实施例的3D CMOS图像传感器的形成方法中形成第四介质本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种3D CMOS图像传感器，其特征在于，包括：衬底，所述衬底内包括至少一个光电二极管；P型阱区，所述P型阱区形成于所述光电二极管上方且与所述光电二极管连接；浮置扩散区，所述浮置扩散区形成于所述衬底上且位于所述P型阱区上方并与所述P型阱区连接；以及，传输栅，所述传输栅浮置于所述衬底上方且将所述P型阱区包围，所述传输栅为金属栅。2.如权利要求1所述的3D CMOS图像传感器，其特征在于，所述P型阱区的顶面高于所述传输栅的顶面。3.如权利要求1所述的3D CMOS图像传感器，其特征在于，还包括设置于所述传输栅与所述衬底之间的第一介质层；以及，贯穿所述第一介质层的第一开口。4.如权利要求1所述的3D CMOS图像传感器，其特征在于，所述传输栅的纵截面形状为倒T形。5.一种3D CMOS图像传感器的形成方法，其特征在于，包括：提供一衬底，所述衬底中形成有至少一个光电二极管，形成牺牲层，所述牺牲层覆盖所述衬底；形成第一开口，所述第一开口至少贯穿所述牺牲层并暴露出所述衬底；在所述第一开口的位置形成P型阱区和浮置扩散区，所述浮置扩散区位于所述P型阱区上方；刻蚀相邻的光电二极管之间的衬底上方的所述牺牲层；以及，去除所述光电二极管上的所述牺牲层以形成第三开口，并在所述第三开口的位置形成包围所述P型阱区的传输栅，所述传输栅为金属栅。6.如权利要求5所述的3D CMOS图像传感器的形成方法，其特征在于，在所述第一开口的位置形成P型阱区和浮置扩散区的步骤中包括：在所述第一开口的位置形成单晶硅层，所述单晶硅层填满所述第一开口；在所述单晶硅层内注入P型离子以形成所述P型阱区；以及，在所述P型阱区上方的单晶硅层内注入N型离子以形成所述浮置扩散区。7.如权利要求6所述的3D CMOS图像传感器的形成方法，其特征在于，采用选择性外延...
【专利技术属性】
技术研发人员：周成，王厚有，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。