一种芯片的测试结构及测试方法技术

本发明专利技术公开了一种芯片的测试结构及测试方法，属于半导体技术领域。所述测试结构包括：第一分部，设置在衬底的表面上，且沿所述衬底内的有源区的方向延伸；第二分部，一端与所述第一分部连接，另一端向所述有源区上延伸，且与所述有源区上的介质层接触，所述第二分部覆盖所述有源区之间的浅沟槽隔离结构，以测试所述浅沟槽隔离结构与所述有源区之间是否存在凹陷；第三分部，所述第三分部与所述第一分部平行设置；第四分部，所述第四分部和所述第二分部交错设置；第一电压源，连接于所述第一分部的一端；以及第二电压源，连接于所述第三分部的一端。通过本发明专利技术提供的芯片的测试结构及测试方法，提高芯片的检测效率。提高芯片的检测效率。提高芯片的检测效率。

【技术实现步骤摘要】
一种芯片的测试结构及测试方法


[0001]本专利技术属于半导体
，特别涉及一种芯片的测试结构及测试方法。

技术介绍

[0002]随着半导体集成技术的发展，在衬底上集成更多的器件，多个器件之间通过浅沟槽隔离结构(Shallow Trench Isolation，STI)进行隔离。随着芯片体积缩小，浅沟槽隔离结构的尺寸也在缩小和加深，浅沟槽隔离结构的填充既要没有空洞，又要求边缘形貌良好。在形成浅沟槽隔离结构时，浅沟槽隔离结构与有源区之间的台阶高度过低，有可能在浅沟槽隔离结构与有源区边界形成凹陷(divot)，在后期栅极沉积过程中，凹陷处栅极厚度偏大，易导致栅极材料残留。浅沟槽隔离结构与有源区之间的台阶高度过高，凹陷上方的介质层突出，导致栅极材料刻蚀不完全造成栅极残留。且在芯片制作完成后，芯片在凹陷处导通，浅沟槽隔离结构失效，且无法有效测试浅沟槽隔离结构失效，导致产品良率降低。
[0003]因此，提供一种能够有效对芯片进行检测的测试结构和测试方法成为亟需解决的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片的测试结构及测试方法，通过本专利技术提供的芯片的测试结构及测试方法，可以提高芯片的检测效率。
[0005]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0006]本专利技术提供一种芯片的测试结构，包括：
[0007]第一分部，设置在衬底的表面上，且沿所述衬底内的有源区的方向延伸；
[0008]第二分部，一端与所述第一分部连接，所述第二分部的另一端向所述有源区上延伸，且与所述有源区上的介质层接触，所述第二分部覆盖所述有源区之间的浅沟槽隔离结构，以测试所述浅沟槽隔离结构与所述有源区之间是否存在凹陷；
[0009]第三分部，设置在所述第二分部相对于所述第一分部的一侧，且所述第三分部与所述第一分部平行设置；
[0010]第四分部，一端与所述第三分部连接，所述第四分部的另一端向所述第一分部的一侧延伸，且所述第四分部和所述第二分部交错设置；
[0011]第一电压源，连接于所述第一分部的一端；以及
[0012]第二电压源，连接于所述第三分部的一端。
[0013]在本专利技术一实施例中，所述第二分部与所述第一分部垂直设置。
[0014]在本专利技术一实施例中，所述第四分部和所述第二分部平行设置。
[0015]在本专利技术一实施例中，所述第二分部靠近所述第三分部的一端和所述第三分部具有第一预设距离。
[0016]在本专利技术一实施例中，所述第一预设距离为所述第三分部和相邻所述有源区之间距离的三分之一至二分之一。
[0017]在本专利技术一实施例中，所述第四分部靠近所述第一分部的一端与所述第一分部具有第二预设距离。
[0018]在本专利技术一实施例中，所述第二预设距离为所述第一分部和相邻所述有源区之间距离的三分之一至二分之一。
[0019]在本专利技术一实施例中，所述衬底上包括至少一个所述测试结构，且所述测试结构设置在相邻所述芯片之间的切割道上。
[0020]本专利技术还提供一种芯片的测试方法，采用如上所述的芯片的测试结构，其至少包括以下步骤：
[0021]通过第一电压源向第一分部施加第一电压；
[0022]通过第二电压源向第三分部施加第二电压，且所述第一电压大于所述第二电压；
[0023]测量流经所述第一分部和所述第三分部的电流；
[0024]若电流值低于参考值，则所述芯片通过测试；
[0025]若电流值等于或高于参考值，则依据电流值分析所述芯片中存在的缺陷严重程度。
[0026]在本专利技术一实施例中，所述第一电压为单个所述芯片的额定电压，所述第二电压为零电压。
[0027]综上所述，本专利技术提供的一种芯片的测试结构及测试方法，测试结构简单，且测试全面，测试效率高。可判断芯片中是否存在缺陷以及缺陷的严重程度，提高测试效率，及时发现可靠性缺陷，提高产品的良率和可靠性，降低生产成本。
[0028]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0029]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为本专利技术一实施例中测试结构示意图。
[0031]图2为本专利技术另一实施例中测试结构示意图。
[0032]图3为本专利技术一实施例中芯片的结构示意图。
[0033]图4为图3中A部分的放大图。
[0034]图5为图4沿2
‑
2方向的部分剖视图。
[0035]图6为图1沿1
‑
1方向的部分剖视图。
[0036]图7为图1沿1
‑
1方向的另一剖视图。
[0037]图8为图1沿1
‑
1方向的另一剖视图。
[0038]图9为图8的局部放大示意图。
[0039]图10为专利技术一实施例中存在两处缺陷时测试结构导通示意图。
[0040]标号说明：
[0041]10、衬底；100、测试结构；101、芯片；102、切割道；103、逻辑门；104、P型金属氧化物半导体晶体管；105、N型金属氧化物半导体晶体管；106、栅极介质层；107、栅极材料层；11、
有源区；12、第一分部；13、第二分部；14、第三分部；15、第四分部；16、第一测试点；17、第二测试点；18、介质层；19、浅沟槽隔离结构。
具体实施方式
[0042]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0043]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
[0044]在本说明书的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本方案和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本方案的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0045]在半导体制作过程中，例如在制备包括静态随机存取存储器(Static Random
‑
Access Memory，SRAM)、互补金属氧化物半导体(Complementary本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的测试结构，其特征在于，包括：第一分部，设置在衬底的表面上，且沿所述衬底内的有源区的方向延伸；第二分部，一端与所述第一分部连接，所述第二分部的另一端向所述有源区上延伸，且与所述有源区上的介质层接触，所述第二分部覆盖所述有源区之间的浅沟槽隔离结构，以测试所述浅沟槽隔离结构与所述有源区之间是否存在凹陷；第三分部，设置在所述第二分部相对于所述第一分部的一侧，且所述第三分部与所述第一分部平行设置；第四分部，一端与所述第三分部连接，所述第四分部的另一端向所述第一分部的一侧延伸，且所述第四分部和所述第二分部交错设置；第一电压源，连接于所述第一分部的一端；以及第二电压源，连接于所述第三分部的一端。2.根据权利要求1所述的芯片的测试结构，其特征在于，所述第二分部与所述第一分部垂直设置。3.根据权利要求1所述的芯片的测试结构，其特征在于，所述第四分部和所述第二分部平行设置。4.根据权利要求1所述的芯片的测试结构，其特征在于，所述第二分部靠近所述第三分部的一端和所述第三分部具有第一预设距离。5.根据权利要求4所述的芯片的测试结构，其特征在于，所述第一预设距离...

【专利技术属性】
技术研发人员：马丽，葛成海，李庆民，叶家明，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：