低功耗高电源抑制比的LDO电路制造技术

本发明专利技术涉及低功耗高电源抑制比的LDO电路。所述LDO电路包括低通滤波器模块、基准电压模块和误差放大器(EA)；所述低通滤波器模块(LOW PASS FILTER)对所述基准电压模块(BANDGAP REF)产生的基准电压V

【技术实现步骤摘要】
低功耗高电源抑制比的LDO电路


[0001]本专利技术属于低压差线性稳压器
，特别涉及一种低功耗高电源抑制比的LDO电路。

技术介绍

[0002]低压差线性稳压器具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。尤其是在移动设备中，低压差线性稳压器超低的静态功耗更显优势。超低的静态功耗可延长电池的使用时间和寿命等。所以低功耗设计也成为低压差线性稳压器设计中的一个重点指标。然而低的静态电流会影响低压差线性稳压器的其他参数指标，如：负载瞬态响应、电源抑制比(PSRR)、输出噪声等。
[0003]其中，低静态功耗和电源抑制比(PSRR)是线性稳压器的关键性能指标。而电源抑制比往往取决于带隙基准的精度和线性稳压器误差放大器回路的开环增益。通常情况下，线性稳压器为了获得较高的电源抑制比，就采用较大的误差放大器开环增益，或者是增大输出端的耦合电容，降低线性稳压器的带宽。采用较大的误差放大器开环增益，会给电路设计带来较大的挑战。而增大输出端耦合电容的方式，又会增大芯片的面积，增大生产成本。
[0004]然而，随着用户对电源纹波抑制能力的要求的提高，低功耗、高电源抑制比线性稳压器要求其在100kHz时仍具有60dB的良好电源抑制比。这对于低功耗电路设计来说是一个挑战，因为电路的静态电流低的话，整个系统的带宽将降低，从而高频段的电源抑制比也将受限制。
[0005]CN201711483345.7公开了一种高电源抑制比的超低功耗电源结构,它的目的是提供一种通过采用新的电源结构达到超低功耗模式下的高PSRR性能，并实现大驱动的正常工作模式和低功耗模式兼容的高电源抑制比的超低功耗电源结构。该技术方案: 一种高电源抑制比的超低功耗电源结构，其特征在于，包括：第一LDO电路、第二LDO电路、第一Bandbap模块、第二bandbap模块以及切换电路；其中，所述第一LDO电路用于在大驱动模式下提供LDO输出电压，并为SOC芯片的正常工作模式提供电流输出，所述第二LDO电路用于为超低功耗模式下提供所述LDO输出电压，并为所述SOC芯片的低功耗模式提供电流输出，所述第二LDO电路的电流输出小于所述第一LDO电路的电流输出；所述第一Bandbap模块工作在主电源电压下，用于在上电启动时为所述第一LDO电路提供第一参考电压，所述第二bandbap模块是工作在所述LDO输出电压VDD下的基准源，用于在所述上电启动完成后为所述第二LDO电路提供第二参考电压；所述切换电路包括上下电复位电路、振荡器电路、延迟电路以及第一电平转换电路，所述切换电路能够将所述上电启动时由所述第一Bandbap模块输出所述第一参考电压的模式切换为所述上电启动完成后由所述第二Bandbap模块输出所述第二参考电压的模式。其不足之处是:电路较复杂，重复使用相同的模块(bandgap模块、LDO)和一些辅助模块(上下电复位电路、振荡电路、延迟电路、电平转换电路等)，耗费较大的芯片面积。

技术实现思路

[0006]本专利技术所要解决的技术问题是克服低压差线性稳压器低功耗、高电源抑制比指标，提供一种在保持低成本的同时，实现了高频段的高电源抑制比的低功耗LDO电路。本专利技术所要解决的一技术问题是提供一种提高基准电压的电源抑制比，利用低通滤波器的滤波作用提高基准电压高频段的电源抑制比。本专利技术所要解决的另一技术问题是提供一种提高误差放大器的带宽，采样负载电流反馈至误差放大器偏置电流，从而实现低功耗高电源抑制比的LDO电路。
[0007]本专利技术的技术解决方案是所述低功耗高电源抑制比的LDO电路，其特殊之处在于，所述LDO电路包括低通滤波器模块、基准电压模块和误差放大器(EA)；所述低通滤波器模块(LOW PASS FILTER)对所述基准电压模块(BANDGAP REF)产生的基准电压V
REF
滤波，基准电压V
REF
经过低通滤波器后输出V
REF_FILTER
高频段的电源抑制比得到改善；通过采样输出电流，把采样到的电流反馈回误差放大器(EA)，与误差放大器(EA)的固定偏置电流叠加，增大误差放大器(EA)的带宽，改善误差放大器(EA)高频段的电源抑制比，实现低静态功耗、高电源抑制比的低压差线性稳压器。
[0008]作为优选：所述低通滤波器模块包括偏置电流IRC、PMOS管M4和PMOS管M5、滤波电容C
RC
，所述PMOS管M4的栅极与漏极连接所述PMOS管M5的栅极，所述PMOS管M4的源极连接所述PMOS管M5的源极并接至基准电压V
REF
，所述偏置电流IRC的其中一端连接PMOS管M4的漏极，另一端接地，所述PMOS管M5的漏极输出V
REF_FILTER 经滤波电容C
RC
后接地；所述PMOS管M5工作在亚阈值区，其沟道电阻R
ds_M5
高达10Gohm。
[0009]作为优选：所述低通滤波器模块还包括接于所述PMOS管M5的漏极与滤波电容C
RC
之间的电阻R
RC
，以改善高频特性；在高频处，电阻R
RC
的阻抗起主导作用，由电阻R
RC
与滤波电容C
RC
产生一个高频极点，该极点使得滤波器的幅频特性以
‑
20dB/10dec的速率增大，可弥补由于PMOS管M5寄生电容对滤波器高频特性的影响，使得滤波器在高频处依然可以保持较大的电源抑制比。
[0010]作为优选：所述低通滤波器模块在高频段近似由耦合电容(C
GS
、C
GD
、C
CHANNEL
)与滤波电容C
RC
组成，等效成两个电容的滤波电路；所述PMOS管M5栅源/栅漏耦合电容(C
GS
和C
GD
)并联栅沟道耦合电容C
CHANNEL
；在低频处，耦合电容(C
GS
和C
GD
)的容抗远远大于PMOS管M5的沟道电阻R
ds_M5
，此时PMOS管M5的沟道电阻R
ds_M5
起主导作用,随着频率的变大，耦合电容的容抗变小，当耦合电容的容抗小于沟道电阻时，耦合电容的容抗起主导作用，当频率再增大时，可等效成只有耦合电容，此时滤波器的输出V
REF_FILTER
特性跟随基准电压的特性以20dB/10dec的速率减小。
[0011]作为优选：所述沟道电阻R
ds_M5
与滤波电容C
RC
之间增加电阻R
RC
；在高频处，由于电阻R
RC
不受频率影响，所以由电阻R
RC
与滤波电容C
RC
产生的极点固定，该极点可弥补由于PMOS管M5寄生电容导致幅频特性变差的影响，使滤波器在高频处依然保持较大的电源抑制比。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗高电源抑制比的LDO电路，其特征在于，所述LDO电路包括低通滤波器模块、基准电压模块和误差放大器(EA)；所述低通滤波器模块(LOW PASS FILTER)对所述基准电压模块(BANDGAP REF)产生的基准电压V
REF
进行滤波，基准电压V
REF
经过低通滤波器后输出V
REF_FILTER
，其高频段的电源抑制比得到改善；通过采样输出电流，把采样到的电流反馈回误差放大器(EA)，与误差放大器(EA)的固定偏置电流叠加，增大误差放大器(EA)的带宽，改善系统环路高频段的电源抑制比，实现低静态功耗、高电源抑制比的低压差线性稳压器。2.根据权利要求1所述低功耗高电源抑制比的LDO电路，其特征在于，所述低通滤波器模块包括偏置电流IRC、PMOS管M4和PMOS管M5、滤波电容C
RC
，所述PMOS管M4的栅极与漏极连接所述PMOS管M5的栅极，所述PMOS管M4的源极连接所述PMOS管M5的源极并接至基准电压V
REF
，所述偏置电流IRC的其中一端连接PMOS管M4的漏极，另一端接地，所述PMOS管M5的漏极输出V
REF_FILTER 经滤波电容C
RC
后接地；所述PMOS管M5工作在亚阈值区，其沟道电阻R
ds_M5
高达10Gohm。3.根据权利要求2所述低功耗高电源抑制比的LDO电路，其特征在于，所述低通滤波器模块还包括接于所述PMOS管M5的漏极与滤波电容C
RC
之间的电阻R
RC
，以改善高频特性；在高频处，电阻R
RC
的阻抗起主导作用，由电阻R
RC
与滤波电容C
RC
产生一个高频极点，该极点使得滤波器的幅频特性以
‑
20dB/10dec的速率增大，可弥补由于PMOS管M5寄生电容对滤波器高频特性的影响，使得滤波器在高频处依然可以保持较大的电源抑制...

【专利技术属性】
技术研发人员：黄朝刚，吴玉强，
申请(专利权)人：泉芯电子技术深圳有限公司，
类型：发明
国别省市：