带采样负载电流技术的低功耗高电源抑制比LDO电路及算法制造技术

本发明专利技术涉及带采样负载电流技术的低功耗高电源抑制比LDO电路及算法。电路中的输出电流动态采样电路接误差放大器动态偏置输入端；误差放大器的反相输入与基准电压源V

【技术实现步骤摘要】
带采样负载电流技术的低功耗高电源抑制比LDO电路及算法


[0001]本专利技术属于稳压器
，特别涉及一种带采样负载电流技术的低功耗高电源抑制比LDO电路及算法。

技术介绍

[0002]低压差线性稳压器具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。尤其是在移动设备中，低压差线性稳压器超低的静态功耗更显优势。超低的静态功耗可以延长电池的使用时间和寿命等。所以低功耗设计也成为低压差线性稳压器设计中的一个重点指标。然而低的静态电流会影响低压差线性稳压器的其他参数指标，如：负载瞬态响应、电源抑制比(PSRR)、输出噪声等。
[0003]其中，低静态功耗和电源抑制比(PSRR)是线性稳压器的关键性能指标。而电源抑制比往往取决于带隙基准的精度和线性稳压器误差放大器回路的开环增益。通常情况下，线性稳压器为了获得较高的电源抑制比，就采用较大的误差放大器开环增益，或者是增大输出端的耦合电容。采用较大的误差放大器开环增益，如多级运算放大器，不仅会增加芯片的功耗和面积，也会给电路设计带来较大的挑战。而增大输出端耦合电容的方式，又会增大芯片的面积，增大生产成本，与此同时，这样的做法会导致线性稳压器的带宽降低，因此在中高频段并不能获得较高的电源抑制比。
[0004]随着用户对电源纹波抑制能力的要求的提高，低功耗、高电源抑制比线性稳压器要求其在100kHz时仍具有60dB的良好电源抑制比。这对于低功耗电路设计来说也是一个挑战，因为电路的静态电流低的话，整个系统的带宽将降低，从而高频段的电源抑制比也将受限制。
[0005]在低功耗、低成本的要求，采用常规的误差放大器的LDO电源抑制比曲线图如图3的曲线一所示，在比较低的频率点以20dB/10dec的速率减小，在开环增益和带宽这对矛盾点的制约下的LDO电路在高频段的电源抑制比表现不理想。
[0006]根据相关理论表明，误差放大器的带宽与输入对管的gm值成正比，而gm随着流过输入对管的电流增大而增大，可以通过利用负载电流采样反馈技术，在不增加静态功耗的情况下，给误差放大器注入一个动态偏置电流，在LDO带载的情况下动态增大输入对管的gm，但是目前的设计方式是直接把采样的偏置电流注入误差放大器的偏置电路，这样的动态电流的注入方式，虽然增加了输入对管的偏置电流从而部分提高了差动输入对管的gm，拓宽了误差放大器的带宽，但同时也增加了流过负载电路的偏置电流，也相应明显降低了误差放大器的输出电阻，根据误差放大器的增益公式Av＝gm*Rout，误差放大器的增益也相应的降低了，从而导致LDO的电源抑制比在低频的时候下降，如图3的曲线二所示，与图3曲线一对比可发现：虽然由于带宽的加大使得在高频段的电源抑制比有提升，但是由于直流增益的下降导致中低频的电源抑制比也有了明显的下降，这种设计方式对电源抑制比的提升效果并不突出。

技术实现思路

[0007]为了解决低压差线性稳压器低功耗、高电源抑制比的指标，本专利技术的目的是提供一种通过采样负载电流反馈至误差放大器中的偏置电路，采用新型的偏置电流分配电路，在提高中高频误差放大器的增益同时，也增加了误差放大器带宽的带采样负载电流技术的低功耗高电源抑制比LDO电路及算法。本专利技术的另一目的是提供一种通过采样输出电流，把采样到的电流反馈回误差放大器，采用新型的偏置电流分配电路与误差放大器的固定偏置电流叠加，增大误差放大器的带宽，改善误差放大器高频段增益、保持低成本的同时，实现了高频段的高电源抑制比的电源抑制比的带采样负载电流技术的低功耗高电源抑制比LDO电路及算法。本专利技术的再一目的是提供一种通过采样输出电流对误差放大器进行高效率动态偏置，提高高频段的电源抑制比，同时保持空载情况下的超低功耗，实现超低静态功耗、高电源抑制比的低压差线性稳压器的带采样负载电流技术的低功耗高电源抑制比LDO电路及算法。
[0008]本专利技术的技术解决方案是所述带采样负载电流技术的低功耗高电源抑制比LDO电路，其特殊之处在于，包括：带动态电流偏置的误差放大器、调整管MP、电阻反馈电路、基准电路、输出电流动态采样电路：所述输出电流动态采样电路连接误差放大器动态偏置输入端；所述误差放大器的反相输入与基准电压源VREF连接，所述误差放大器的输出端与所述调整管MP以及采样管MS的控制端连接，所述调整管MP通过所述电阻反馈电路连接所述误差放大器的正相输入端；所述调整管的输入端连接供电电源，所述调整管MP和所述电阻反馈电路的公共端作为低压差线性稳压器电路的输出端；所述误差放大器将所述电阻反馈电路输出的反馈电压V
FB
与基准电压V
REF
进行比较产生误差信号，通过对所述误差信号进行放大对所述调整管MP进行调节；通过采样负载电流反馈至误差放大器中的偏置电流，采用所述偏置电流分配电路，在提高中高频误差放大器的增益同时，也增加了误差放大器的带宽。
[0009]作为优选：所述输出电流动态采样电路，包括第一晶体管M1、第二晶体管M2、第十八体管M
S
；所述第十八体管M
S
的输入端连接供电电源，所述第十八体管M
S
的输出端连接第一晶体管M1输出端以及第一晶体管M1和第二晶体管M2的控制端，所述第二晶体管M2输出端连接误差放大器动态偏置输入端，所述第一晶体管M1和第二晶体管M2的输入端连接接地端。
[0010]作为优选：所述误差放大器包括：第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M
10
、第十一晶体管M
11
、第十二晶体管M
12
、第十三晶体管M
13
、第十四晶体管M
14
、第十五晶体管M
15
、第十六晶体管M
16
和第十七晶体管M
17
；所述第五晶体管M5的输入端连接所述供电电源，所述第五晶体管M5的控制端连接第四偏置电压V
b4
，所述第五晶体管M5的输出端分别连接所述第六晶体管M6的输入端和所述第七晶体管M7的输入端；所述第六晶体管M6的控制端作为误差放大器的正相输入端连接所述反馈电路，第七晶体管M7的控制端作为所述误差放大器的反相输入端连接所述基准电压源VREF；所述第十六晶体管M
16
的输入端和所述第十七晶体管M
17
的输入端均连接所述供电电源，所述第十六晶体管M
16
的输出端以及控制端和所述第十七晶体管M
17
的控制端连接；所述第十四晶体管M
14
的输入端连接所述第十六晶体管M
16
的输出端，所述第十四晶体管M
14
的控制端连接和所述第十五晶体管M
15
的控制端且两个控制端的公共端连接第一偏置电压V
b1
，所述第十五晶体管M
15
的输入端连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带采样负载电流技术的低功耗高电源抑制比LDO电路，其特征在于，包括：带动态电流偏置的误差放大器、调整管MP、电阻反馈电路、基准电路、输出电流动态采样电路：所述输出电流动态采样电路连接误差放大器动态偏置输入端；所述误差放大器的反相输入与基准电压源VREF连接，所述误差放大器的输出端与所述调整管MP以及采样管MS的控制端连接，所述调整管MP通过所述电阻反馈电路连接所述误差放大器的正相输入端；所述调整管的输入端连接供电电源，所述调整管MP和所述电阻反馈电路的公共端作为低压差线性稳压器电路的输出端；所述误差放大器将所述电阻反馈电路输出的反馈电压V
FB
与基准电压V
REF
进行比较产生误差信号，通过对所述误差信号进行放大对所述调整管MP进行调节；通过采样负载电流反馈至误差放大器中的偏置电流，采用所述偏置电流分配电路，在提高中高频误差放大器的增益同时，也增加了误差放大器的带宽。2.根据权利要求1所述带采样负载电流技术的低功耗高电源抑制比LDO电路，其特征在于，所述输出电流动态采样电路，包括第一晶体管M1、第二晶体管M2、第十八体管M
S
；所述第十八体管M
S
的输入端连接供电电源，所述第十八体管M
S
的输出端连接第一晶体管M1输出端以及第一晶体管M1和第二晶体管M2的控制端，所述第二晶体管M2输出端连接误差放大器动态偏置输入端，所述第一晶体管M1和第二晶体管M2的输入端连接接地端。3.根据权利要求1所述带采样负载电流技术的低功耗高电源抑制比LDO电路，其特征在于，所述误差放大器包括：第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M
10
、第十一晶体管M
11
、第十二晶体管M
12
、第十三晶体管M
13
、第十四晶体管M
14
、第十五晶体管M
15
、第十六晶体管M
16
和第十七晶体管M
17
；所述第五晶体管M5的输入端连接所述供电电源，所述第五晶体管M5的控制端连接第四偏置电压V
b4
，所述第五晶体管M5的输出端分别连接所述第六晶体管M6的输入端和所述第七晶体管M7的输入端；所述第六晶体管M6的控制端作为误差放大器的正相输入端连接所述反馈电路，第七晶体管M7的控制端作为所述误差放大器的反相输入端连接所述基准电压源VREF；所述第十六晶体管M
16
的输入端和所述第十七晶体管M
17
的输入端均连接所述供电电源，所述第十六晶体管M
16
的输出端以及控制端和所述第十七晶体管M
17
的控制端连接；所述第十四晶体管M
14
的输入端连接所述第十六晶体管M
16
的输出端，所述第十四晶体管M
14
的控制端连接和所述第十五晶体管M
15
的控制端且两个控制端的公共端连接第一偏置电压V
b1
，所述第十五晶体管M
15
的输入端连接所述第十七晶体管M
17
的输出端；所述第十二晶体管M
12
的输入端连接所述第十四晶体管M
14
的输出端，所述第十二晶体管M
12
的控制端连接所述第十三晶体管M
13
的控制端且两个控制端的公共端连接第二偏置电压V
b2
，所述第十三晶体管M
13
的输入端连接所述第十五晶体管M
15
的输出端，其中，所述第十三晶体管M
13
和所述第十五晶体管M
15
的公共端作为所述误差放大器的输出端；所述第十晶体管M
10
的输入端连接所述第十二晶体管M
12
的输出端，且所述第十晶体管M
10
的输入端连接所述第六晶体管M6的输出端，所述第十晶体管M
10
的输出端连接接地端，所述第十晶体管M
10
的控制端连接所述第十一晶体管M
11
的控制端且两个控制端的公共端连接第三偏置电压V
b3
，所述第十一晶体管M
11
的输入端连接所述第十三晶体管M
13
的输出端，且所述第十三晶体管M
13
的输入端连接所述第七晶体管M7的输出端，所述第十三晶体管M
13
的输出端连接接地端；所述第三晶体管M3的输入端和所述第四晶体管M4的输入端均连接所述供电电源，所述第三晶体管M3的输出端连接所述第二晶体管M2输出端，所述第三晶体管M3的控制端连接所述第四晶体管M4的控制端且
两个控制端的公共端连接所述第二晶体管M2输出端，所述第四晶体管M4的输出端连接分别连接所述第六晶体管M6的输入端和所述第七晶体管M7的输入端；所述第八晶体管M8的输入端和所述第九晶体管M9的输入端均连接所述接地端，所述第八晶体管M8控制端连接所述第九晶体管M9控制端且两个控制端的公共端连接所述第十八晶体管M
S
输出端，所述第八晶体管M8的输入端连接所述第十二晶体管M
12
的输出端，所述第九晶体管M9的输入端连接所述第十三晶体管M
13
的输出端。4.根据权利要求3所述带采样负载电流技术的低功耗高电源抑制比LDO电路，其特征在于，所述第三晶体...

【专利技术属性】
技术研发人员：杨忠添，吴玉强，
申请(专利权)人：泉芯电子技术深圳有限公司，
类型：发明
国别省市：