能够调整陷波数和陷波频率且容易地除去特定的频率分量的离散滤波器。在采样混频器（１００）中，控制信号生成单元（１０４）生成频率相同而相位不同的多个控制信号，卷积容量单元（１１０）在基于控制信号生成单元（１０４）所生成的多个控制信号的每个定时，由多个卷积用电容器对接收信号采样所得的离散信号进行积分，并且在基于用于该积分的定时的控制信号以外的控制信号的定时依次释放由该多个卷积用电容器进行了积分的信号，Ｃｂ（１５）对释放的离散信号进行积分。由此，通过调整并排地配置的卷积用电容器的数目以及各个卷积用电容器的电容值，从而能够实现可调整陷波数和陷波频率且容易地除去特定的频率分量的采样混频器。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及进行滤波等数字信号处理的离散滤波器、采样混频器以及无 线装置。
技术介绍
在以往的采样混频器中，由采样电路对进行了数字变换的信号进行采样，通过内置在采样电路中的开关电容器(switchedcapacitor)获得滤波效果(例 如，专利文献l)。以下，参照附图详细地-说明专利文献1中记载的采样混频器。图15是专利文献1中记载的采样混频器700的电路图。 在图15中，采样混频器700包括TA ( Transconductance Amplifier:跨 导放大器)1，将接收到的射频(RF)信号变换为RF电流iRF;同相采样混 频单元2，对由TA1变换出的RF电流iRF进行采样；反相采样混频单元3, 与同相采样混频单元2相组合；以及DCU ( Digital Control Unit:数字控制单 元)4,生成对同相采样混频单元2和反相采样混频单元3的控制信号。 同相采样混频单元2包含采样开关5,由FET (场效应管)构成；以及Ch (History Capacitor:历史电容器)6,对该采样开关5所采样出的信号进行时 间上地连续的积分。此外，同相采样混频单元2包含多个Cr (rotating capacitor:旋转电容器)7、 8、 9、 10、 11、 12、 13、 14,对釆样开关5所采 样出的信号反复地进行积分和释放；以及Cb (buffer capacitor:緩冲电容器) 15,对由各个旋转电容器7 14释放出的信号进行緩存。同相混频单元2还包含转储开关(dump switch ) 16,用于使各个Cr7 ~ 14所保持的信号释放到Cbl5;重置开关17,用于在信号释放后使各个Cr7 ~ 14所保持的信号重置；以及多个积分开关18、 19、 20、 21、 22、 23、 24、 25, 用于使Ch6与各个Cr7 14依次连接。另外，同相混频单元2包含多个释 放开关26、 27、 28、 29、 30、 31、 32、 33，用于4吏各个Cr7 ~ 14依次连接到 Cbl5;以及反馈开关34，控制从DA (数字/模拟)变换器向采样混频器700端输入的反馈信号。转储开关16、重置开关17、各个积分开关18 25、各个释放开关26 33以及反馈开关34的各个开关由n型FET构成。n型FET在栅极电压为高 电平(high level)时导通，在4册极电压为低电平(low level)时截止。另夕卜， 反相混频单元3采用与同相混频单元2相同的结构。DCU4与各个积分开关18~25、各个释放开关26~33、转储开关16、 重置开关17以及反馈开关34的各个栅极连接。而且，DCU4向这些开关16 ~ 34的栅极输出各种控制信号。控制信号的种类有各个SV0信号 SV7信号、SAZ信号、SBZ信号、D 信号、R信号以及F信号。各个SV0信号 SV7信号用作所对应的各个积分 开关18~25的栅极信号。SAZ信号用作各个释放开关30~33的栅极信号， SBZ信号用作各个释放开关26 ~ 29的栅极信号。D信号用作转储开关16的栅极信号，R信号用作重置开关17的栅极信 号。F信号用作反馈开关34的栅极信号。图16是表示DCU4所生成的控制信号的时序图的图。如图16所示，LO信号为周期矩形脉沖，LO信号经过规定的周期上升 时，各个SVO信号~ SV7信号反复交替地上升以及下降。而且，在SVO信号和SV4信号上升时，SAZ信号和SBZ信号的状态各自反转。D信号在SVO信号和SV4信号上升时上升。另外，在SV1信号和SV5 信号下降时，D信号下降。R信号在D信号下降时上升。此外，F信号在R信号下降时上升。接着，参照上述的控制信号的定时，说明采样混频器700的动作。这里， 以同相混频单元2的动作为例详细说明。首先，TA1将RF信号变换为RF电流iRF，并将该RF电流inF提供给同 相采样混频单元2。然后，同相混频单元2以LO信号对所"l是供的RF电流iRF 进行采样。LO信号是具有与RF电流iRF大致相同的频率的信号。其结果，RF电 在时间上被离散而成为离散信号。此后，离散信号由Ch6和各个Cr7 ~ 14对其进行积分，并被滤波和抽取 (decimation:抽取)。具体而言，首先，SVO信号输入到积分开关18的栅极时， 积分开关18在SVO信号为高电平期间导通，Ch6与Cr7连接。于是，离散6信号^C保持在Ch6和Cr7。此时，Cr7在SVO信号为高电平期间(例如，LO 信号的8个周期间)，对离散信号进行积分。接着，在高电平的SVO信号下降的同时，SV1信号上升。于是，积分开 关18截止，积分开关19导通。其结杲，Cr7与Cr6分离，Cr8与Ch6连接。 于是，离散信号被保持在Ch6和Cr8， Cr8在SVl信号为高电平期间(例如， LO信号的8个周期间)，对该离散信号进行积分。此后，各个SV2信号~ SV7信号依次输入到各个积分开关20 ~ 25的栅 极时，各个积分开关20 ~ 25在各个SV2信号~ SV7信号为高电平的期间(例 如，LO信号的8个周期间)也导通。于是，各个Cr9 ~ 14也依次与Ch6连 接，在各个Cr9 14中，例如在LO信号的8个周期间，离散信号被积分。由此，获得8抽头(tap)的FIR ( Finite Impulse Response:有限脉沖响应) 滤波器的效果。此时的采样率被抽取为1/8。理由是，相当于LO信号的8个 周期的信号通过由8个积分开关18 25保持而被移动平均。这样的滤波器称 为第一级FIR滤波器。此外，依次连接到各个Cr7 ~ 14的Ch6保持输出电位，所以也能够获得 IIR(Infmite Impulse Response:无限脉冲响应)滤波器的效果。这样的滤波器称 为第一级IIR滤波器。进而，上述的SAZ信号输入到各个释放开关26~33的栅极时，所有的 释放开关26~33在SAZ信号为高电平的期间导通。于是，由各个Cr7 10 进行了积分的离散信号通过处于导通状态的各个释放开关26~33同时被释 放到Cbl5。该释放后，接着，D信号变成低电平，转储开关16断开，Cbl5与各个 Cr7~ IO分离。接着，R信号变成高电平，重置开关17导通，各个Cr7 IO所保持的信号被重置。这样，各个Cr7 10中进行了积分的信号同时被释放到Cbl5,由此'能 够获得4抽头的FIR滤波器的效果。此时的采样率被抽取为1/4。理由是， Cbl5对四个Cr7 ~ 10所积分了的信号进^"移动平均。而且，与各个Cr7- 10具有相同的功能，各个Crll - 14中进行了积分的 信号也在SBZ信号为高电平的期间同时被释放到Cbb。因此，能够获得4 抽头的FIR滤波器的效果。而且，采样率纟支抽取为1/4。这样的滤波器称为第二级FIR滤波器。此外，SAZ信号为高电平且SBZ信号为低电平时，R信号输入到重置开 关17的栅极，重置开关17导通时，四个Cr7~ 10所保持的信号被释放到各 个Cr7 10的接地端子侧而被重置。另一方面，SBZ信号为高电平且SAZ信 号为低电平时，R信号输入到重置开关17的栅极，重置开关17导通，四个 Crll ~ 14所保持的信号被释放到各个本文档来自技高网...
【技术保护点】
一种离散滤波器，包括： 控制信号生成单元，生成频率相同而相位不同的多个控制信号； 卷积容量单元，输入接收信号；以及 缓冲电容器，对从所述卷积容量单元释放的离散信号进行积分， 所述卷积容量单元包含ｍ＋１个具有彼此并联连 接的ｍ个积分元件的积分单元，其中ｍ为２以上的自然数，并且基于所述控制信号，在从所述ｍ＋１个积分单元中选择的一个积分单元所包含的所有ｍ个积分元件中，在相同的定时对所述接收信号进行积分，在与对所述接收信号进行积分相同的定时，从选择出的所述一个积分单元以外的ｍ个积分单元的各个积分单元中各选择一个积分元件，将已进行了积分的信号释放到所述缓冲电容器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：细川嘉史，安倍克明，宫野谦太郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。