一种基于FPGA的四次S形加减速控制系统及控制方法技术方案

本发明专利技术公开了一种基于FPGA的四次S形加减速控制系统及控制方法，包括FPGA控制器、步进电机驱动器以及步进电机，FPGA控制器与步进电机驱动器相连，步进电机驱动器通过其内部的双DMOS管组成的H桥，将12V加载到步进电机上实现驱动控制，采用连续积分的方式，将运动过程分为11个阶段且呈现S形，包括：对加加速度斜率进行积分，获得加加速度公式；对各个阶段的加加速度积分，获得加速度公式；对加速进行积分，获得速度的公式，以及对速度进行积分，获得位移的公式，使加加速度平稳过渡且无冲击，使得加减速时间适中，启停效率高，减小了柔性冲击。减小了柔性冲击。减小了柔性冲击。

【技术实现步骤摘要】
一种基于FPGA的四次S形加减速控制系统及控制方法


[0001]本专利技术涉及电机算法控制
，具体为一种基于FPGA的四次S形加减速控制系统及控制方法。

技术介绍

[0002]随着数字信号的电子技术的高速发展，加减速控制成为大多数运动控制系统运动发展的基石，并且对其要求越来越高。好的加减速控制算法可保证数控系统运行平稳，减少冲击，并能优化系统运行轨迹和响应速度，提高加工效率和加工精度。在几种速度算法中，指数形加减速控制算法计算较为简单，系统加减速时间短,计算量小，平滑型好，因此广泛应用于数控系统。现场可编程门阵列(Field Programmable Gate Array，FPGA)具有工作频率高、硬件设计软件化、集成化程度高等特点。丰富的逻辑和寄存器资源,方便制定复杂逻辑电路, 并且设计在过程中可以根据自己的实际需要进行灵活的更改和修正设计,其并行执行控制指令的方式可极大的满足大量高速的电子线路的设计需求。因此，利用FPGA对电机运动控制的研究逐渐成为发展趋势。
[0003]随着人工智能、智能控制技术的不断发展，高分辨率的图像信号的实时处理难度越来越大，精度要求也越来越高，现有的控制方法无法满足需求，所以急需一种基于FPGA的四次S形加减速控制系统及控制方法来解决上述问题。

技术实现思路

[0004]本专利技术提供一种能减少加工时间，提高效率，且能降低加工中的柔性冲击，使得加减速过程中电机更平稳的基于FPGA的四次S形加减速控制系统及控制方法，来解决上述现有技术中存在的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种基于FPGA的四次S形加减速控制系统，包括FPGA控制器、步进电机驱动器以及步进电机，所述FPGA 控制器与步进电机驱动器相连，所述步进电机驱动器通过其内部的双DMOS管组成的H桥，将12V加载到步进电机上实现驱动控制。
[0006]优选的，所述步进电机驱动器采用A3977驱动芯片，FPGA控制器与A3977 驱动芯片之间通过数字IO进行步进电机驱动控制。
[0007]一种基于FPGA的四次S形加减速控制系统的控制方法，包括如下步骤：
[0008]S1、将步进电机的当前频率和目标频率对比，当不一致时，FPGA控制器发出切换当前速度的指令；
[0009]S2、FPGA控制器采用连续积分的方法，将运动过程分为11个阶段且呈现S 形，包括：对加加速度斜率进行积分，获得加加速度公式；对各个阶段的加加速度积分，获得加速度公式；对加速进行积分，获得速度的公式，以及对速度进行积分，获得位移的公式；
[0010]S3、根据连续积分的方法的结果，控制步进电机进行四次加速度变换的五段加速过程，或进行四次加速度变换的五段减速过程，至当前频率和目标频率相同，实现步进电机
的加减速运动控制。
[0011]优选的，在FPGA控制器中，用1s时间除以“频率”值，将“频率”换算为“周期”，其中，在QuartusⅡ软件中添加除法器IP核，用于频率切换为周期计数值。
[0012]优选的，在步骤S2中，连续积分具体为：
[0013]加加速度变化率为：
[0014]对加加速度斜率进行积分，获得加加速度公式：其中，t
x
表示各个节点持续运行的时间，x＝1,2,3,
…
11，τ
x
是局部时间坐标，表示每段相邻节点之间的时间差，τ
x
＝t
x
‑
t
x
‑1，x＝1,2,3,
…
11；
[0015]对各个阶段的加加速度积分，获得加速度公式：
[0016][0017]对加速进行积分，获得速度的公式：
[0018][0019]优选的，其中，加速段中的加加速段与减加速段的时间相同，即 T1+T2＝T4+T5，T7+T8＝T
10
+T
11
。
[0020]优选的，在相交线段衔接处夹角处，根据夹角的大小和前后两段的名义速度来限定衔接处的速度，即由向心加速度公式可求出相交线段过渡圆弧的转接速度，由圆弧速度来近似代替两段直线间的转接过渡速度，然后取该点的速度。
[0021]优选的，在步骤S3中，四次加速度变换的五段加速过程，或进行四次加速度变换的五段减速过程为：首先进行加速度匀速变大，加加速度不变的加速运动，接着加速度变大，加加速度线性减小的加速运动，接着做加速度、加加速度均不变的加速运动，然后加速度和加加速度均减小的加速运动，最后通过加加速度不变、加速度变小的加速运动到达此次实验的步进电机的最大速度，接着匀速运动，其中，减速阶段与加速阶段完全相反。
[0022]与现有技术相比，本专利技术的有益效果：本专利技术采用积分的方法实现S形电机的加减速控制，实现了步进电机按着规划的速度进行速度变化，并通过连续积分的方式，使加加速度平稳过渡且无冲击，使得加减速时间适中，启停效率高，减小了柔性冲击，并基于FPGA控制器完成了按照逻辑语言实现速度控制功能，实现了有效减少加工时间，提高电机工作效率，延长电机的寿命和提升加工零件的质量。
附图说明
[0023]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。
[0024]在附图中：
[0025]图1是本专利技术加减速控制系统的结构示意图；
[0026]图2是本专利技术加减速控制系统实施的框图；
[0027]图3是本专利技术加减速控制系统的Matlab仿真图；
[0028]图4是本专利技术Modelsim仿真软件进行模拟信号及数字信号波形的功能仿真图；
[0029]图5是本专利技术仿真结果示意图。
具体实施方式
[0030]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0031]实施例：如图1所示，一种基于FPGA的四次S形加减速控制系统，包括FPGA 控制器、步进电机驱动器以及步进电机，其中，步进电机驱动器采用A3977驱动芯片，FPGA控制器与A3977驱动芯片之间通过数字IO进行步进电机驱动控制，步进电机驱动器通过其内部的双DMOS管组成的H桥，将12V加载到步进电机上实现驱动控制。
[0032]参考图2所示，系统采用的是SF
‑
CY4开发板进行编码实验仿真，步进电机驱动器是A3977型号；电压为12V，步进电机的型号是42BYGH34
‑
04A；Quartus
ꢀⅡ
13.1是软件开放平台，并用Modelsim仿真软件进行模拟信号及数字信号波形的功能仿真，使用硬件描述语言Verilog HDL；通过USB接口来给FPGA开发板通电，通过UART转USB进行与FPGA的通信，将UART协议转化成USB协议，在 Quartus软件上编写Verilog语言，通过下载本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的四次S形加减速控制系统，其特征在于：包括FPGA控制器、步进电机驱动器以及步进电机，所述FPGA控制器与步进电机驱动器相连，所述步进电机驱动器通过其内部的双DMOS管组成的H桥，将12V加载到步进电机上实现驱动控制。2.根据权利要求1所述的一种基于FPGA的四次S形加减速控制系统，其特征在于：所述步进电机驱动器采用A3977驱动芯片，FPGA控制器与A3977驱动芯片之间通过数字IO进行步进电机驱动控制。3.一种根据权利要求1或2所述的基于FPGA的四次S形加减速控制系统的控制方法，其特征在于：包括如下步骤：S1、将步进电机的当前频率和目标频率对比，当不一致时，FPGA控制器发出切换当前速度的指令；S2、FPGA控制器采用连续积分的方法，将运动过程分为11个阶段且呈现S形，包括：对加加速度斜率进行积分，获得加加速度公式；对各个阶段的加加速度积分，获得加速度公式；对加速进行积分，获得速度的公式，以及对速度进行积分，获得位移的公式；S3、根据连续积分的方法的结果，控制步进电机进行四次加速度变换的五段加速过程，或进行四次加速度变换的五段减速过程，至当前频率和目标频率相同，实现步进电机的加减速运动控制。4.根据权利要求3所述的一种基于FPGA的四次S形加减速控制系统的控制方法，其特征在于：在FPGA控制器中，用1s时间除以“频率”值，将“频率”换算为“周期”，其中，在QuartusⅡ软件中添加除法器IP核，用于频率切换为周期计数值。5.根据权利要求3所述的一种基于FPGA的四次S形加减速控制系统的控制方法，其特征在于：在步骤S2中，连续积分具体为：加加速度变化率为：对加加速度斜率进行积分，获得加加速度公式：其中，t

【专利技术属性】
技术研发人员：王如刚，孔祥晔，王庆，郭乃宏，周锋，
申请(专利权)人：江苏朔鹰精密机械有限公司，
类型：发明
国别省市：