单光子雪崩二极管制造技术

本申请涉及单光子雪崩二极管。一种单光子雪崩二极管可包括基板和由基板支撑的多个结结构。基板可具有彼此相对的上表面和下表面。结结构可由基板支撑以与基板的上表面接触。结结构可包括在垂直于基板的垂直方向上彼此交叠的部分。各个结结构可包括具有第一导电类型并且被设置为与基板的上表面接触的第一杂质区域以及具有第二导电类型并且被设置为与基板的上表面和第一杂质区域的底表面接触的第二杂质区域。各个结结构中的第一杂质区域和第二杂质区域可被配置为通过基板的上表面接收偏置电压。偏置电压。偏置电压。

【技术实现步骤摘要】
单光子雪崩二极管


[0001]本专利文献中公开的技术和实现方式总体上涉及一种单光子雪崩二极管。

技术介绍

[0002]最近备受关注的飞行时间(TOF)技术可包括从传感器中或传感器周围的光源向对象照射具有脉冲形状的光，接收反射光以测量对象与光源之间的时间，并且基于光速恒定原理提取对象与光源之间的距离。
[0003]为了准确地测量TOF，一通过光接收元件接收到光，就需要产生反应。因此，期望具有高灵敏度的光电转换元件。已广泛研究并开发了通过CMOS工艺技术制造的单光子雪崩二极管(SPAD)。

技术实现思路

[0004]所公开的技术的示例实施方式提供一种包括多耗尽区域的单光子雪崩二极管。
[0005]在所公开的技术的示例实施方式中，一种单光子雪崩二极管可包括基板以及由基板支撑的多个结结构(junction structure)。基板可具有彼此相对的上表面和下表面。结结构可由基板支撑以与基板的上表面接触。结结构可包括在垂直于基板的垂直方向上彼此交叠的部分。各个结结构可包括：第一杂质区域，其具有第一导电类型并且被设置为与基板的上表面接触；以及第二杂质区域，其具有第二导电类型并且被设置为与基板的上表面和第一杂质区域的底表面接触。各个结结构中的第一杂质区域和第二杂质区域可被配置为通过基板的上表面接收偏置电压。
[0006]在所公开的技术的示例实施方式中，一种单光子雪崩二极管可包括：基板、由基板支撑的具有第一导电类型的第一杂质区域、由基板支撑的具有第二导电类型的第二杂质区域、由基板支撑的具有第一导电类型的第三杂质区域以及由基板支撑的具有第二导电类型的第四杂质区域。基板可具有上表面和下表面。第一杂质区域可与基板的上表面接触。第二杂质区域可与基板的上表面部分地接触。第二杂质区域可与第一杂质区域的底表面和侧表面接触。第三杂质区域可与第二杂质区域的底表面接触。第四杂质区域可与基板的上表面部分地接触。第四杂质区域可与第三杂质区域的底表面和侧表面接触。
[0007]根据示例实施方式，结结构可彼此垂直交叠以形成包括多耗尽区域的单光子雪崩二极管。因此，该单光子雪崩二极管可具有与多耗尽区域的数量对应的多操作电压(multi
‑
operational voltages)。因此，该单光子雪崩二极管可在各种环境和广泛应用领域中具有改进的检测灵敏度。
附图说明
[0008]所公开的技术的主题的以上和其它方面、特征和优点将从以下结合附图进行的详细描述更清楚地理解。
[0009]图1A是示出根据所公开的技术的示例实施方式的单光子雪崩二极管的平面图。
[0010]图1B是沿着图1A中的线I
‑
I
’
截取的横截面图。
[0011]图2A是示出根据所公开的技术的示例实施方式的单光子雪崩二极管的平面图。
[0012]图2B是沿着图2A中的线I
‑
I
’
截取的横截面图。
[0013]图3A是示出根据所公开的技术的示例实施方式的单光子雪崩二极管的平面图。
[0014]图3B和图3C是沿着图3A中的线I
‑
I
’
截取的横截面图。
[0015]图4是示出包括根据所公开的技术的示例实施方式的单光子雪崩二极管的电子装置的示图。
[0016]图5是示出图4的像素阵列中的SPAD像素的等效电路图。
具体实施方式
[0017]将参照附图更详细地描述所公开的技术的各种实施方式。
[0018]所公开的示例实施方式可提供一种包括多耗尽区域并具有多个操作电压的单光子雪崩二极管。相比之下，传统单光子雪崩二极管的一些设计可仅具有一个操作电压。单光子雪崩二极管可具有与操作电压对应的光子检测灵敏度和应用领域。因此，当单光子雪崩二极管具有多个操作电压时，单光子雪崩二极管可广泛用在各种领域中。
[0019]例如，单光子雪崩二极管可用于包括感光P
‑
N结的光电转换元件。单光子雪崩二极管可接收并检测来自对象的单光子以生成与所检测到的单光子对应的电流脉冲。在可施加高于击穿电压的反向偏置电压(包括阴极与阳极之间的电压)的盖革模式(Geiger mode)下，可由入射单光子触发雪崩击穿以生成电流脉冲。可在单光子雪崩二极管中的耗尽区域处生成雪崩击穿。当对单光子雪崩二极管施加反向偏置电压以增加电场时，通过吸收入射光子而生成的电子可能由于强电场的存在而移动，并且发生碰撞电离以生成电子
‑
空穴对。在施加高于击穿电压的反向偏置电压的盖革模式下操作的单光子雪崩二极管中，载流子(例如，可通过入射光生成的电子或空穴以及可通过碰撞电离生成的电子和空穴)可彼此碰撞以生成大量载流子。因此，尽管单光子入射到单光子雪崩二极管，但是单光子可触发雪崩击穿以生成可测量电流脉冲。
[0020]以下，第一导电类型和第二导电类型是指互补导电类型。第一导电类型可为P型，第二导电类型可为N型。第一方向D1、第二方向D2和第三方向D3可彼此基本上垂直。例如，在XYZ坐标中，第一方向D1可为X方向，第二方向D2可为Y方向，第三方向D3可为Z方向。
[0021]图1A是示出根据示例实施方式的单光子雪崩二极管的平面图，图1B是沿着图1A中的线I
‑
I
’
截取的横截面图。
[0022]参照图1A和图1B，示例实施方式的单光子雪崩二极管1可包括基板Sub以及多个结结构10、20、30和40。基板Sub具有上表面S1和下表面S2。结结构10、20、30和40可形成在基板Sub上以与基板Sub的上表面S1接触。结结构10、20、30和40可沿着第三方向D3彼此交叠。结结构10、20、30和40中的每一个可包括P
‑
N结二极管。各个结结构的P
‑
N结二极管的阳极和阴极中的每一个可被配置为接收偏置电压以操作单光子雪崩二极管。例如，可调节由不同结结构的阳极和阴极接收的偏置电压以提供二极管的不同操作电压。
[0023]此外，单光子雪崩二极管1可包括形成在基板Sub处的隔离区域50。隔离区域50可布置在结结构10、20、30和40中的任何两个相邻的结结构之间。各个隔离区域50可具有被配置为与基板Sub的上表面S1接触的管形状。各个隔离区域50可在第三方向D3上延伸。各个隔
离区域50可包括具有第一导电类型的杂质区域或者沟槽型隔离层。沟槽型隔离层可包括形成在基板Sub的上表面S1上的沟槽以及形成在沟槽中的绝缘层。
[0024]基板Sub可包括块状单晶硅晶圆、绝缘硅(SOI)晶圆、诸如Si
‑
Ge的化合物半导体晶圆、包括硅外延层的晶圆等。例如，基板Sub可包括掺杂有第一导电类型杂质(例如，P型杂质)的块状单晶硅晶圆。
[0025]基板Sub的上表面S1可以是前侧。尽管图中未描绘，可提供图4和图5中用于控制单光子雪崩二极管1的控制电路(例如，形成在基板Sub的上表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单光子雪崩二极管，该单光子雪崩二极管包括：基板，该基板具有彼此相对的上表面和下表面；以及多个结结构，所述多个结结构由所述基板支撑以与所述基板的上表面接触，所述结结构包括在垂直于所述基板的垂直方向上彼此交叠的部分，其中，各个所述结结构包括：第一杂质区域，该第一杂质区域具有第一导电类型并且被设置为与所述基板的上表面接触；以及第二杂质区域，该第二杂质区域具有第二导电类型并且被设置为与所述基板的上表面和所述第一杂质区域的底表面接触，并且其中，各个所述结结构中的所述第一杂质区域和所述第二杂质区域通过所述基板的上表面接收偏置电压。2.根据权利要求1所述的单光子雪崩二极管，该单光子雪崩二极管还包括隔离区域，该隔离区域形成在所述基板处并且位于两个结结构之间。3.根据权利要求2所述的单光子雪崩二极管，其中，所述隔离区域包括具有所述第一导电类型的杂质区域或者设置在所述基板的上表面上提供的沟槽中的隔离层。4.根据权利要求2所述的单光子雪崩二极管，其中，所述隔离区域被设置为与所述基板的上表面接触并且具有在所述垂直方向上延伸的管形状。5.根据权利要求2所述的单光子雪崩二极管，其中，所述两个结结构包括相对更靠近所述基板的中央部分设置的内结结构以及相对更靠近所述基板的边缘部分设置的外结结构，并且所述隔离区域的深度与所述内结结构的深度相同。6.根据权利要求1所述的单光子雪崩二极管，其中，各个所述结结构中的所述第二杂质区域与所述第一杂质区域的侧表面和底表面接触以围绕所述第一杂质区域。7.根据权利要求1所述的单光子雪崩二极管，其中，位于所述结结构的中央部分的第一结结构中的所述第一杂质区域具有板形状，并且所述第一结结构中的所述第二杂质区域具有围绕所述第一杂质区域的侧表面和底表面的圆柱形状。8.根据权利要求7所述的单光子雪崩二极管，其中，所述第一结结构以外的结结构的所述第一杂质区域和所述第二杂质区域具有圆柱形状。9.根据权利要求1所述的单光子雪崩二极管，其中，所述多个结结构当中的第N结结构围绕所述第N结结构内侧的第(N
‑
1)结结构的侧表面和底表面，其中，N是不小于2的自然数。10.根据权利要求9所述的单光子雪崩二极管，其中，所述第N结结构中的所述第一杂质区域与所述第(N
‑
1)结结构中的所述第二杂质区域的底表面接触并且与所述第(N
‑
1)结结构中的所述第二杂质区域的侧表面间隔开。11.一种单光子雪崩二极管，该单光子雪崩二极管包括：基板，该基板具有彼此相对的上表面和下表面；以及第一杂质区域，该第一杂质区域具有第一导电类型并且被设置为与所述基板的上表面接触；第二杂质区域，该第二杂质区域具有第二导电类型并且具有被设置为与所述基板的...

【专利技术属性】
技术研发人员：朴淳烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：