三维存储器及其制备方法、存储系统技术方案

本申请提供一种三维存储器及其制备方法、存储系统，三维存储器包括：叠层结构，包括由沿第一方向堆叠的栅极层和绝缘层形成的至少一个堆叠层；多个沟道结构，每个沟道结构沿第一方向贯穿叠层结构；多个局部导电接触结构，位于叠层结构上与沟道结构一一对应且电连接，至少一个沟道结构通过沟道连接部电连接至局部导电接触结构，在垂直于第一方向的方向上沟道连接部的横向尺寸大于沟道结构与沟道连接部接触部分的横向尺寸。通过设置与沟道结构对应、且相较于沟道结构具有较大特征尺寸的沟道连接部，并通过其实现沟道结构和局部导电接触结构的电连接，可实现沟道结构与位线或者源极线之间良好的电导通，提高三维存储器的可靠性。性。性。

【技术实现步骤摘要】
三维存储器及其制备方法、存储系统


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器的结构、一种三外存储器的制备方法以及一种存储系统。

技术介绍

[0002]随着人工智能、大数据、物联网、移动通信、移动设备、云存储领域的兴起和发展，对存储器(例如三维存储器)的存储密度的要求也越来越高。但限于工艺、设备、材料等等，进一步增加存储器的存储密度较为困难。

技术实现思路

[0003]本申请提供可至少部分地解决相关技术中存在的上述问题的三维存储器及其制备方法。
[0004]本申请一方面提供一种三维存储器，所述存储器包括：叠层结构，包括由沿第一方向堆叠的栅极层和绝缘层形成的至少一个堆叠层；多个沟道结构，每个所述沟道结构沿所述第一方向贯穿所述叠层结构；多个局部导电接触结构，位于所述叠层结构上，与所述沟道结构一一对应且电连接，其中，至少一个所述沟道结构通过沟道连接部电连接至所述局部导电接触结构，在垂直于所述第一方向的方向上，所述沟道连接部的横向尺寸大于所述沟道结构的、与所述沟道连接部接触部分的横向尺寸。
[0005]在一个实施方式中，多个所述沟道结构包括多个第一沟道结构，所述第一沟道结构通过所述沟道连接部与所述局部导电接触结构电连接，其中，所述沟道结构包括沟道层和沟道插塞，所述沟道层沿所述第一方向贯穿所述叠层结构，所述沟道插塞设置在所述沟道结构的一端，并与所述沟道层电连接；以及所述存储器还包括至少一个顶部选择栅切口结构，所述顶部选择栅切口结构沿所述第一方向依次穿过所述沟道连接部以及多个所述第一沟道结构中一部分所述第一沟道结构的所述沟道插塞和部分所述沟道层。
[0006]在一个实施方式中，所述第一沟道结构在垂直于所述第一方向的平面中的正投影与所述顶部选择栅切口结构在所述平面中的正投影形成有重叠区域，所述重叠区域的最大面积为所述第一沟道结构的正投影的面积的一半。
[0007]在一个实施方式中，多个所述第一沟道结构在垂直于所述第一方向的平面内排列为沿垂直于所述第一方向的第二方向延伸的多个第一沟道结构行；以及所述顶部选择栅切口结构沿所述第二方向延伸、并沿所述第一方向穿过对应所述第一沟道结构行中每个所述第一沟道结构的所述沟道插塞和部分所述沟道层。
[0008]在一个实施方式中，所述沟道连接部的数量为多个、且与多个所述沟道结构一一对应，所述沟道结构通过对应的所述沟道连接部电连接至所述局部导电接触结构。
[0009]在一个实施方式中，在垂直于所述第一方向的方向上，所述沟道连接部的横向尺寸大于所述局部导电接触结构的、与所述沟道连接部接触部分的横向尺寸。
[0010]在一个实施方式中，与所述顶部选择栅切口结构接触的所述第一沟道结构在垂直
于所述第一方向的平面中的正投影的中心，与对应的所述沟道连接部在所述平面中的正投影的中心不重叠。
[0011]在一个实施方式中，在垂直于所述第一方向的平面内，与所述第一沟道结构电连接的所述局部导电接触结构与所述顶部选择栅切口结构彼此间隔开。
[0012]在一个实施方式中，所述顶部选择栅切口结构至少穿过多个所述堆叠层中距离所述局部导电接触结构最近的第一堆叠层。
[0013]在一个实施方式中，所述沟道结构包括沟道层，所述沟道层沿所述第一方向贯穿所述叠层结构，并包括第一区域和第二区域，所述第一区域临近所述局部导电接触结构，所述第二区域位于所述第一区域背离所述局部导电接触结构的一侧，其中，所述第一区域的导电杂质掺杂浓度大于所述第二区域的导电杂质掺杂浓度。
[0014]在一个实施方式中，所述存储器还包括衬底，所述衬底位于所述叠层结构远离所述局部导电接触结构的一侧，并包括第一衬底半导体层；所述沟道结构包括沟道层，所述沟道层沿所述第一方向贯穿所述叠层结构、并延伸至所述第一衬底半导体层，且与所述第一衬底半导体层连接。
[0015]在一个实施方式中，所述沟道沿所述第一方向包括第三区域和第四区域，所述第三区域包括所述沟道层延伸至所述第一衬底半导体层内以及临近所述第一衬底半导体层的部分，所述第四区域位于所述第三区域背离所述第一衬底半导体层的一侧，其中，所述第三区域的导电杂质掺杂浓度大于所述第四区域的导电杂质掺杂浓度。
[0016]在一个实施方式中，所述存储器还包括衬底，所述衬底位于所述叠层结构远离所述局部导电接触结构的一侧，并包括第二衬底半导体层；所述沟道结构包括沟道层，所述沟道层沿所述第一方向贯穿所述叠层结构、并延伸穿过所述第二衬底半导体层；以及所述第二衬底半导体层与所述沟道层的侧面部分连接。
[0017]在一个实施方式中，所述沟道结构包括：沿所述第一方向贯穿所述叠层结构的沟道孔，位于所述沟道孔的底部的外延层，位于所述沟道孔的内壁及所述外延层上的功能层，以及位于所述功能层的表面、并贯穿所述功能层与所述外延层连接的沟道层。
[0018]在一个实施方式中，所述叠层结构包括多个存储区和多个台阶区，所述沟道结构位于所述存储区内，每个所述存储区对应至少一个所述台阶区，所述至少一个台阶区位于对应的所述存储区的中部，以将对应的所述存储区分割为至少两个子存储区；或者所述至少一个台阶区位于对应的所述存储区的侧边。
[0019]本申请另一方面提供一种三维存储器的制备方法，所述方法包括：形成初始叠层结构，所述初始叠层结构包括沿第一方向交替堆叠的栅极牺牲层和绝缘层形成的至少一个初始堆叠层；形成多个沿所述第一方向贯穿所述初始叠层结构的沟道结构；在至少一个所述沟道结构上形成沟道连接部，其中在垂直于所述第一方向的方向上，所述沟道连接部的横向尺寸大于所述沟道结构的、与所述沟道连接部接触部分的横向尺寸；以及在所述初始叠层结构的顶面形成覆盖所述沟道连接部的绝缘隔离层，并在所述绝缘隔离层中形成与所述沟道结构一一对应且电连接的局部导电接触结构，其中至少一个所述局部导电接触结构形成在所述沟道连接部上。
[0020]在一个实施方式中，多个所述沟道结构包括多个第一沟道结构，所述第一沟道结构通过所述沟道连接部与所述局部导电接触结构电连接，所述沟道结构包括沟道层和沟道
插塞，所述沟道层沿所述第一方向贯穿所述初始叠层结构，所述沟道插塞设置在所述沟道结构的一端，并与所述沟道层电连接，所述方法还包括：形成沿所述第一方向，依次穿过所述沟道连接部、多个所述第一沟道结构中一部分所述第一沟道结构的所述沟道插塞和部分所述沟道层的顶部选择栅切口结构。
[0021]在一个实施方式中，将所述第一沟道结构的正投影与所述顶部选择栅切口结构的正投影形成的重叠区域的最大面积设置为所述第一沟道结构的正投影的面积的一半，其中所述第一沟道结构的正投影为所述第一沟道结构在垂直于所述第一方向的平面中的正投影，以及所述顶部选择栅切口结构的正投影为所述顶部选择栅切口结构在所述平面中的正投影。
[0022]在一个实施方式中，在至少一个所述沟道结构上形成沟道连接部包括：形成与多个所述沟道结构一一对应的多个所述沟道连接部，其中所述沟道结构通过对应的所述沟道连接部电连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：叠层结构，包括由沿第一方向堆叠的栅极层和绝缘层形成的至少一个堆叠层；多个沟道结构，每个所述沟道结构沿所述第一方向贯穿所述叠层结构；多个局部导电接触结构，位于所述叠层结构上，与所述沟道结构一一对应且电连接，其中，至少一个所述沟道结构通过沟道连接部电连接至所述局部导电接触结构，在垂直于所述第一方向的方向上，所述沟道连接部的横向尺寸大于所述沟道结构的、与所述沟道连接部接触部分的横向尺寸。2.根据权利要求1所述的存储器，其中，多个所述沟道结构包括多个第一沟道结构，所述第一沟道结构通过所述沟道连接部与所述局部导电接触结构电连接，其中，所述沟道结构包括沟道层和沟道插塞，所述沟道层沿所述第一方向贯穿所述叠层结构，所述沟道插塞设置在所述沟道结构的一端，并与所述沟道层电连接；以及所述存储器还包括至少一个顶部选择栅切口结构，所述顶部选择栅切口结构沿所述第一方向依次穿过所述沟道连接部以及多个所述第一沟道结构中一部分所述第一沟道结构的所述沟道插塞和部分所述沟道层。3.根据权利要求2所述的存储器，其中，所述第一沟道结构在垂直于所述第一方向的平面中的正投影与所述顶部选择栅切口结构在所述平面中的正投影形成有重叠区域，所述重叠区域的最大面积为所述第一沟道结构的正投影的面积的一半。4.根据权利要求2所述的存储器，其中，多个所述第一沟道结构在垂直于所述第一方向的平面内排列为沿垂直于所述第一方向的第二方向延伸的多个第一沟道结构行；所述顶部选择栅切口结构沿所述第二方向延伸、并沿所述第一方向穿过对应所述第一沟道结构行中每个所述第一沟道结构的所述沟道插塞和部分所述沟道层。5.根据权利要求1所述的存储器，其中，所述沟道连接部的数量为多个、且与多个所述沟道结构一一对应，所述沟道结构通过对应的所述沟道连接部电连接至所述局部导电接触结构。6.根据权利要求1所述的存储器，其中，在垂直于所述第一方向的方向上，所述沟道连接部的横向尺寸大于所述局部导电接触结构的、与所述沟道连接部接触部分的横向尺寸。7.根据权利要求2所述的存储器，其中，与所述顶部选择栅切口结构接触的所述第一沟道结构在垂直于所述第一方向的平面中的正投影的中心，与对应的所述沟道连接部在所述平面中的正投影的中心不重叠。8.根据权利要求2所述的存储器，其中，在垂直于所述第一方向的平面内，与所述第一沟道结构电连接的所述局部导电接触结构与所述顶部选择栅切口结构彼此间隔开。9.根据权利要求1所述的存储器，其中，所述沟道结构包括沟道层，所述沟道层沿所述第一方向贯穿所述叠层结构，并包括第一区域和第二区域，所述第一区域临近所述局部导电接触结构，所述第二区域位于所述第一区域背离所述局部导电接触结构的一侧，
其中，所述第一区域的导电杂质掺杂浓度大于所述第二区域的导电杂质掺杂浓度。10.一种制备三维存储器的方法，其特征在于，所述方法包括：形成初始叠层结构，所述初始叠层结构包括沿第一方向交替堆叠的栅极牺牲层和绝缘层形成的至少一个初始堆叠层；形成多个沿所述第一方向贯穿所述初始叠层结构的沟道结构；在至少一个所述沟道结构上形成沟道连接部，其中在垂直于所...

【专利技术属性】
技术研发人员：张坤，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：