中央电极贯穿的三维沟槽电极探测器及其制备方法技术

本发明专利技术涉及一种中央电极贯穿的三维沟槽电极探测器及其制备方法，以解决存在探测死区以及金属反射导致电荷收集率低等技术问题。一种中央电极贯穿的三维沟槽电极探测器包括：衬底，以及设置在所述衬底中央的中央电极，设置在所述衬底外周的沟槽电极，所述沟槽电极呈环形；所述中央电极贯穿所述衬底。所述中央电极贯穿所述衬底。所述中央电极贯穿所述衬底。

【技术实现步骤摘要】
中央电极贯穿的三维沟槽电极探测器及其制备方法


[0001]本专利技术涉及光电探测器领域，特别一种中央电极贯穿的三维沟槽电极探测 器及其制备方法。

技术介绍

[0002]三维沟槽电极硅探测器摆脱了芯片厚度的限制，电极间距可实现自由调节， 耗尽电压可远小于平板型探测器。但由于深刻蚀工艺的限制以及为了防止沟槽 电极贯穿刻蚀后探测单元脱落，中央电极无法贯穿晶圆，通常采用如图1所示 的结构，这种探测器底部存在较大的探测死区(如图2和3分别为电势分布和 电场分布图)，降低了深入射信号(如:X
‑
ray)的探测效率。
[0003]为此，提出本专利技术。

技术实现思路

[0004]本专利技术的主要目的在于提供一种中央电极贯穿的三维沟槽电极探测器及其 制备方法，以解决存在探测死区以及金属反射导致电荷收集率低等技术问题。
[0005]为了实现以上目的，本专利技术提供了以下技术方案。
[0006]本专利技术的第一方面提供了一种中央电极贯穿的三维沟槽电极探测器，包括：
[0007]衬底，以及设置在所述衬底中央的中央电极，设置在所述衬底外周的沟槽 电极，所述沟槽电极呈环形；
[0008]所述中央电极贯穿所述衬底。
[0009]进一步地，还包括分别电连接所述沟槽电极、中央电极的沟槽电极引出端 和中央电极引出端，所述沟槽电极引出端和中央电极引出端分别设置在所述衬 底的上表面和下表面。
[0010]进一步地，采用离子形成所述沟槽电极，所述沟槽电极具有中央空腔。
[0011]进一步地，所述中央电极具有中央空腔。
[0012]本专利技术的第二方面提供了一种中央电极贯穿的三维沟槽电极探测器的制备 方法，包括：
[0013]提供衬底；
[0014]在所述衬底的外周刻蚀环形沟槽；
[0015]在所述环形沟槽内形成环形的沟槽电极；
[0016]分别在所述衬底的上表面和下表面覆盖氧化膜；
[0017]在所述衬底的中央刻蚀贯穿所述衬底至所述氧化膜的深沟槽，并在深沟槽 内形成中央电极。
[0018]进一步地，形成所述沟槽电极的方法包括：
[0019]对所述环形沟槽的侧壁进行离子注入，然后在环形沟槽的侧壁及底壁覆盖 氧化物层，使所述环形沟槽内充满氧化物或留有空腔。
[0020]进一步地，形成所述沟槽电极的方法包括：在所述环形沟槽内填充原位掺 杂的多晶硅。
[0021]进一步地，所述环形沟槽的开口设置在所述衬底的上表面，所述深沟槽的 开口设置在所述衬底的下表面。
[0022]进一步地，在形成所述氧化膜之后和形成所述深沟槽之前还包括：在衬底 的上表面形成所述沟槽电极的电路引出端。
[0023]进一步地，还包括：在所述衬底的下表面形成所述中央电极的电路引出端。
[0024]与现有技术相比，本专利技术达到了以下技术效果：
[0025](1)使中央电极贯穿衬底，从而消除底部的探测死区，提高探测效率。
[0026](2)通过将中央电极和沟槽电极的引出端设置于不同方向实现了不同电 路分离的效果，更利于金属布线，提高产品良率以及使用寿命；另一方面避免 一个表面金属覆盖处过多导致的反射问题，从而提高电荷收集效率。
附图说明
[0027]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并 不认为是对本专利技术的限制。
[0028]图1为现有三维沟槽电极硅探测器的结构图；
[0029]图2为现有三维沟槽电极硅探测器工作中底部电势分布图；
[0030]图3为现有三维沟槽电极硅探测器工作中底部电场分布图；
[0031]图4至7为本专利技术提供的中央电极贯穿的三维沟槽电极探测器制备工艺中 各步骤形成的结构示意图。
具体实施方式
[0032]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是 示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知 结构和技术的描述，以避免不必要地混淆本公开的概念。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比 例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些 细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系 仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域 技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/ 层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该 层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。 另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时， 该层/元件可以位于该另一层/元件“下”。
[0035]如
技术介绍
所述，现有的三维沟槽电极探测器仍存在底部有探测死区导致 底部电场分布不均的问题，为此，本专利技术设计了中央电极贯穿衬底的三维沟槽 电极探测器，具体介绍如下。
[0036]如图7所示的探测器，其包括：衬底1，以及设置在所述衬底1中央的中 央电极7，设置在所述衬底1外周的沟槽电极2，所述沟槽电极2呈环形。
[0037]所述中央电极贯穿所述衬底。
[0038]与现有的三维沟槽电极探测器相比，本专利技术采用“中央电极贯穿衬底”设 计，这样减少探测死区，使中央电极底部的电场分布更均匀，更有利于载流子 的充分和高效率收集。
[0039]对于上述贯穿设计的探测器，其采用的材料及各电极、衬底的掺杂类型以 产品用途而定，本专利技术对此并没有特殊限定。
[0040]例如，衬底1可以是硅基衬底，例如体硅、SOI、应变硅、超纯高阻硅、 外延硅、GeSi中的一种，也可以采用三五族材料，也可以是叠层材料。
[0041]沟槽电极2可以是P型掺杂或N型掺杂，相应地，中央电极7为N型掺 杂或P型掺杂。掺杂的浓度及化学元素也是任选的，或者根据产品用途而定。
[0042]沟槽电极2可以是对衬底1刻蚀后填充的掺杂多晶硅，也可以是刻蚀后的 离子注入形成。另外，由于现有的三维探测器还存在因沟槽高深宽比导致的应 力大、结构不稳定的问题，因此本专利技术还可以对沟槽电极2的结构进一步改进， 例如如图7所示的沟槽电极中央留有中央空腔4，以减小应力。当然，若不考 虑此因素，沟槽电极2也可以充满掺杂半导体或者在掺杂后充满氧化物等绝缘 材料(典型的为氧化硅)。另外，对于沟槽电极的“环形”形状特点不作特别 限制，可以是规则的圆环、椭圆环、正方形环、多边形环等等。
[0043]中央电极7则完全贯穿衬底1，这样可以减少底部探测死区。另外，为了 保证产品机械稳定性的前提下贯穿衬底，可以适当调整中央电极的沟槽半径。
[0044]对于沟槽电极2和中央电极7的电路引出端(沟槽电极引出端6和中央电 极引出端10)，二者分别作为电源电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种中央电极贯穿的三维沟槽电极探测器，其特征在于，包括：衬底，以及设置在所述衬底中央的中央电极，设置在所述衬底外周的沟槽电极，所述沟槽电极呈环形；所述中央电极贯穿所述衬底。2.根据权利要求1所述的中央电极贯穿的三维沟槽电极探测器，其特征在于，还包括分别电连接所述沟槽电极、中央电极的沟槽电极引出端和中央电极引出端，所述沟槽电极引出端和中央电极引出端分别设置在所述衬底的上表面和下表面。3.根据权利要求1或2所述的中央电极贯穿的三维沟槽电极探测器，其特征在于，采用离子形成所述沟槽电极，所述沟槽电极具有中央空腔。4.根据权利要求1或2所述的中央电极贯穿的三维沟槽电极探测器，其特征在于，所述中央电极具有中央空腔。5.一种中央电极贯穿的三维沟槽电极探测器的制备方法，其特征在于，包括：提供衬底；在所述衬底的外周刻蚀环形沟槽；在所述环形沟槽内形成环形的沟槽电极；分别在所述衬底的上表面...

【专利技术属性】
技术研发人员：刘曼文，成文政，李志华，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：