一种多芯片互联系统及其方法技术方案

一种多芯片互联系统，芯片包括：主设备；XSPI主端，其通过AXI总线与主设备连接；从设备；XSPI从端，其通过AXI总线与从设备连接，一方芯片的XSPI主端通过XSPI总线与另一方芯片的XSPI从端连接，XSPI主端对主设备的AXI信息进行编码，并将其送给XSPI从端，XSPI从端对编码后的AXI信息进行解码，并将AXI信息发送给从设备，XSPI从端对从设备的AXI反馈信息进行编码，并将其发送给XSPI主端，XSPI主端对编码后的AXI反馈信息进行解码，并将AXI反馈信息通过AXI总线发送给主设备。本申请还提供一种多芯片互联方法，减少了系统的复杂度和开发成本，同时拥有很大的扩展空间。同时拥有很大的扩展空间。同时拥有很大的扩展空间。

【技术实现步骤摘要】
一种多芯片互联系统及其方法


[0001]本申请涉及
，特别是涉及一种多芯片互联系统及其方法。

技术介绍

[0002]随着行业需求的增加，以汽车电子为例，智能座舱，辅助驾驶，自动驾驶等需求产生了越来越复杂的系统芯片（System on Chip，SoC），系统芯片集成了不同的处理器，可以支持同时运行多个系统。系统的复杂和多样化自然需要芯片间有高效安全的互联方法。
[0003]目前芯片互联的方法多以复杂昂贵模块为基础搭建，并且复杂多样的系统中对芯片间互联性能的要求各不相同，急需一个简单，高效安全的芯片互联方案。

技术实现思路

[0004]为了解决现有技术存在的不足，本申请的目的在于提供一种多芯片互联系统及其方法，可以减少了整体系统的复杂度和开发成本，同时拥有很大的扩展空间。
[0005]为实现上述目的，本申请提供的多芯片互联系统，各所述芯片包括：数据发送端；XSPI主端，其具有AXI Slave接口，所述数据发送端通过AXI总线访问所述AXI Slave接口；数据接收端；XSPI从端，其具有AXI Master接口，所述数据接收端通过AXI总线访问所述AXI Master接口，一方所述芯片的所述XSPI主端通过XSPI总线与另一方所述芯片的所述XSPI从端连接，一方所述芯片的所述XSPI主端对通过所述AXI总线接收到的一方所述芯片的所述数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给另一方所述芯片的所述XSPI从端，另一方所述芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给另一方所述芯片的所述数据接收端，另一方所述芯片的所述XSPI从端对通过所述AXI总线接收到的另一方所述芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给一方所述芯片的所述XSPI主端，一方所述芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给一方所述芯片的所述数据发送端。
[0006]进一步地，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。
[0007]进一步地，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。
[0008]进一步地，当所述数据发送端的传输时间超过超时阈值时，所述数据发送端继续选中所述数据接收端，并停止向所述数据接收端发送时钟，在维持所述超时阈值后断开传输。
[0009]更进一步地，当选择信号被选中且未收到所述数据发送端的时钟的时长超过超时阈值时，所述数据接收端断开传输。
[0010]为实现上述目的，本申请还提供一种多芯片互联方法，包括：一方所述芯片的XSPI主端对通过AXI总线接收到的一方所述芯片的数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给另一方所述芯片的XSPI从端，另一方所述芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给另一方所述芯片的数据接收端，另一方所述芯片的所述XSPI从端对通过所述AXI总线接收到的另一方所述芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给一方所述芯片的所述XSPI主端，一方所述芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给一方所述芯片的所述数据发送端。
[0011]进一步地，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。
[0012]进一步地，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。
[0013]进一步地，当所述数据发送端的传输时间超过超时阈值时，所述数据发送端继续选中所述数据接收端，并停止向所述数据接收端发送时钟，在维持所述超时阈值后断开传输。
[0014]更进一步地，当选择信号被选中且未收到所述数据发送端的时钟的时长超过超时阈值时，所述数据接收端断开传输。
[0015]为实现上述目的，本申请还提供一种车规芯片，包括，上述多芯片互联系统。
[0016]为实现上述目的，本申请还提供一种电子设备，包括上述车规芯片。
[0017]为实现上述目的，本申请还提供一种计算机可读存储介质，其上存储有计算机指令，当计算机指令运行时执行如上所述的多芯片互联方法的步骤。
[0018]本申请的多芯片互联系统及其方法，通过AXI总线使数据发送端和XSPI从端连接、以及使数据接收端和XSPI主端连接，并且通过XSPI总线使XSPI从端和XSPI主端连接，能够减少了整体系统的复杂度和开发成本，同时拥有很大的扩展空间。
[0019]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。
附图说明
[0020]附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：图1为根据本申请的多芯片互联系统的结构示意图；图2为根据本申请的多芯片互联方法流程图；图3为用于说明多芯片互联的XSPI总线动态dummy（空指令）的时序图；图4为用于说明多芯片互联中实现AXI总线read outstanding的示意图。
具体实施方式
[0021]下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。
[0022]应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
[0023]本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“根据”是“至少部分地根据”。其他术语的相关定义将在下文描述中给出。
[0024]需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片互联系统，各所述芯片包括：数据发送端；XSPI主端，其具有AXI Slave接口，所述数据发送端通过AXI总线访问所述AXI Slave接口；数据接收端；XSPI从端，其具有AXI Master接口，所述数据接收端通过AXI总线访问所述AXI Master接口，一方所述芯片的所述XSPI主端通过XSPI总线与另一方所述芯片的所述XSPI从端连接，一方所述芯片的所述XSPI主端对通过所述AXI总线接收到的一方所述芯片的所述数据发送端的AXI信息进行编码，并将编码后的AXI信息通过XSPI总线发送给另一方所述芯片的所述XSPI从端，另一方所述芯片的所述XSPI从端对所述编码后的AXI信息进行解码，以获得所述AXI信息并将其通过AXI总线发送给另一方所述芯片的所述数据接收端，另一方所述芯片的所述XSPI从端对通过所述AXI总线接收到的另一方所述芯片的所述数据接收端的AXI反馈信息进行编码，并将编码后的AXI反馈信息通过XSPI总线发送给一方所述芯片的所述XSPI主端，一方所述芯片的所述XSPI主端对所述编码后的AXI反馈信息进行解码，以获得所述AXI反馈信息并将其通过AXI总线发送给一方所述芯片的所述数据发送端。2.根据权利要求1所述的多芯片互联系统，其中，所述XSPI主端发送所述编码后的AXI信息后，等待所述数据接收端发送的DQS，当收到规定数量的数据后结合数据传输；当所述数据接收端超过规定时间没有响应，则触发超时机制。3.根据权利要求1所述的多芯片互联系统，其中，所述编码后的AXI信息包括：AXI写，其包括写地址通道和写数据通道；以及AXI读，其包括读地址通道，所述编码后的AXI反馈信息包括：AXI写，其包括写响应通道；以及AXI读，其包括读数据通道。4.根据权利要求1所述的多芯片互联系统，其中，当所述数据发送端的传输时间超过超时阈值时，所述数据发送端继续选中所述数据接收端，并停止向所述数据接收端发送时钟，在维持所述超时阈值后断开传输。5.根据权利要求1所述的多芯片互联系统，其中，当选择信号被选中且未收到所述数据发送端的时钟的时长超过超时阈值时，所述数据接收端断开...

【专利技术属性】
技术研发人员：刘雄飞，叶巧玉，巩少辉，张力航，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：