一种预加重电路及低压差分信号驱动器制造技术

本发明专利技术公开一种预加重电路及低压差分信号驱动器，所述预加重电路包括：脉冲产生与控制模块，其被配置为根据外部输入信号来生成预加重脉冲信号；至少一条充放电通路，其被配置为响应于所述预加重脉冲信号来向LVDS驱动电路提供预加重电流，并将预加重电路直通到地；其中，所述充放电通路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一阻断单元以及第二阻断单元。本发明专利技术的预加重电路在充放电通路中引入电流阱，为预加重电路的工作电流提供了到地的通路，有效的减小了预加重电路本身带来的共模干扰。身带来的共模干扰。身带来的共模干扰。

【技术实现步骤摘要】
一种预加重电路及低压差分信号驱动器


[0001]本专利技术涉及数据传输领
，特别涉及一种预加重电路及低压差分信号驱动器。

技术介绍

[0002]低压差分信号(LVDS)发射器作为高速串行数据通信接口，已经在高速背板、处理器等高速应用场合得到了广泛应用，是一种重要的高速串行数据接口。
[0003]图1示出了一种常规的低压差分信号发射器的电路图。信号pp和nn是一组差分信号，当nn为高电平，pp为低电平，电流I0依次流过PMOS管MP0、电阻R0、NMOS管Mn1和电阻R1；反之，依次流过PMOS管MP1、电阻R0、NMOS管Mn0和电阻R1。这两种情况会在电阻R0上形成Vout＝I0*R0＝3.5mA*100Ω＝350mV的正负压降，从而转为低压差分信号被LVDS接收器接收。图2示出了输入到图1所示的LVDS发射器的数据信号与转换后的输出信号的时序图。
[0004]如图3所示，由于没有预加重的发射端信号，经过传输线之后，接收端信号高频能量严重衰减，而预加重能够补偿传输线的高频能量衰减，使接收端信号眼图进一步张大，提高了信号质量。但同时会导致低压差分信号发射器在传输高速数据信号时，造成共模信号的恶化，而且传输信号的频率越高，共模信号被干扰的越严重。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种预加重电路及低压差分信号驱动器，用于解决现有技术中的低压差分信号发射器在传输高速数据信号时，预加重电路会造成共模信号的恶化，并且传输信号的频率越高，共模信号被干扰的越严重的技术问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种预加重电路，应用于低压差分信号驱动器，所述预加重电路包括：
[0007]脉冲产生与控制模块，其被配置为根据外部输入信号来生成预加重脉冲信号；
[0008]至少一条充放电通路，其被配置为响应于所述预加重脉冲信号来向LVDS驱动电路提供预加重电流，并将预加重电路直通到地；
[0009]其中，所述充放电通路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一阻断单元以及第二阻断单元；
[0010]所述第一PMOS管的源极与电压源连接，所述第一PMOS管的漏极与所述第二PMOS管的源极连接，所述第一PMOS管的栅极与电流镜参考电流源连接；
[0011]所述第二PMOS管的漏极与LVDS驱动电路的第一主通路连接，所述第二PMOS管的栅极通过所述第一阻断单元与所述脉冲产生与控制模块的输出端耦接；
[0012]所述第一NMOS管的源极与第二NMOS管的漏极连接，所述第一NMOS管的漏极与所述LVDS驱动电路的第二主通路连接，所述第一NMOS管的栅极通过所述第二阻断单元与所述脉冲产生与控制模块的输出端耦接；
[0013]所述第二NMOS管的栅极与电流镜偏置电压连接，所述第二NMOS管的源极接地；
[0014]所述第一阻断单元和所述第二阻断单元被配置为接收外部控制信号来控制所述充放电通路的通断，并且当所述充放电通路关断时阻断预加重脉冲信号对于所述LVDS驱动电路的第一主通路和第二主通路的干扰。
[0015]在一可选实施例中，所述第一阻断单元包括第一传输门、第一反相器及第一开关；所述第一传输门的输入端与所述脉冲产生与控制模块的输出端连接，所述第一传输门的输出端与所述第二PMOS管的栅极连接并通过所述第一开关与电压源连接，所述第一传输门的一个控制端与所述外部控制信号连接，所述第一传输门的另一个控制端通过所述第一反相器与所述外部控制信号连接；所述第一开关通过所述外部控制信号控制通断。
[0016]在一可选实施例中，所述第二阻断单元包括第二传输门、第二反相器及第二开关；所述第二传输门的输入端与所述脉冲产生与控制模块的输出端连接，所述第二传输门的输出端与所述第一NMOS管的栅极连接并通过所述第二开关接地，所述第二传输门的一个控制端与所述外部控制信号连接，所述第二传输门的另一个控制端通过所述第二反相器与所述外部控制信号连接；所述第二开关通过所述外部控制信号控制通断。
[0017]在一可选实施例中，所述脉冲产生与控制模块包括：
[0018]信号产生模块，其被配置成对外部输入信号进行延迟处理，以产生延迟时间依次增加的若干延迟信号；
[0019]信号选择模块，其被配置为从若干延迟信号中选取出延迟时间最短的延迟信号与除延迟时间最短的延迟信号之外的任意一个延迟信号作为异或非门的输入信号；
[0020]异或非门，其被配置为对所述信号选择模块选取的两个延迟信号进行异或非运算，以生成预加重脉冲信号。
[0021]在一可选实施例中，所述信号产生模块包括若干依次串接的延迟单元；位于前端的所述延迟单元的输入端与所述外部输入信号连接，每个所述延迟单元的输出作为一个延迟信号。
[0022]在一可选实施例中，所述信号选择模块包括结构相同的第一信号选择模块和第二信号选择模块；所述第一信号选择模块被配置为从若干延迟信号中选取出除延迟时间最短的延迟信号之外的任意一个延迟信号；所述第二信号选择模块被配置为从若干延迟信号中选取出延迟时间最短的延迟信号。
[0023]在一可选实施例中，所述第一信号选择模块包括若干串并连接的多路选择器；所述第二信号选择模块包括若干串并连接的多路选择器。
[0024]在一可选实施例中，所述脉冲产生与控制模块还包括固定延迟模块，所述固定延迟模块被配置为对异或非门产生的预加重脉冲信号施加一预设延迟。
[0025]在一可选实施例中，所述预加重电路包括多条并联设置的充放电通路。
[0026]为实现上述目的及其他相关目的，本专利技术还提供一种低压差分信号驱动器，所述低压差分信号驱动器包括：
[0027]信号转换单元，其被配置为将外部输入信号转换为LVDS驱动电路的控制信号；
[0028]LVDS驱动电路，其被配置为响应于所述信号转换单元输出的控制信号以生成低压差分信号；
[0029]共模反馈单元，其被配置为使所述LVDS驱动电路的输出信号的共模电位与参考电
压的一致；
[0030]预加重电路，其被配置为响应于外部输入信号而生成预加重脉冲信号，并被配置为向LVDS驱动电路提供用于预加重电流，并将预加重电路直通到地；
[0031]其中，所述预加重电路包括：
[0032]脉冲产生与控制模块，其被配置为根据外部输入信号来生成预加重脉冲信号；
[0033]至少一条充放电通路，其被配置为响应于所述预加重脉冲信号来向LVDS驱动电路提供预加重电流，并将预加重电路直通到地；
[0034]其中，所述充放电通路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一阻断单元以及第二阻断单元；
[0035]所述第一PMOS管的源极与电压源连接，所述第一PMOS管的漏极与所述第二PMOS管的源极连接，所述第一PMOS管的栅极与电流镜参考电流源连接；
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种预加重电路，应用于低压差分信号驱动器，其特征在于，所述预加重电路包括：脉冲产生与控制模块，其被配置为根据外部输入信号来生成预加重脉冲信号；至少一条充放电通路，其被配置为响应于所述预加重脉冲信号来向LVDS驱动电路提供预加重电流，并将预加重电路直通到地；其中，所述充放电通路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一阻断单元以及第二阻断单元；所述第一PMOS管的源极与电压源连接，所述第一PMOS管的漏极与所述第二PMOS管的源极连接，所述第一PMOS管的栅极与电流镜参考电流源连接；所述第二PMOS管的漏极与LVDS驱动电路的第一主通路连接，所述第二PMOS管的栅极通过所述第一阻断单元与所述脉冲产生与控制模块的输出端耦接；所述第一NMOS管的源极与第二NMOS管的漏极连接，所述第一NMOS管的漏极与所述LVDS驱动电路的第二主通路连接，所述第一NMOS管的栅极通过所述第二阻断单元与所述脉冲产生与控制模块的输出端耦接；所述第二NMOS管的栅极与电流镜偏置电压连接，所述第二NMOS管的源极接地；所述第一阻断单元和所述第二阻断单元被配置为接收外部控制信号来控制所述充放电通路的通断，并且当所述充放电通路关断时阻断预加重脉冲信号对于所述LVDS驱动电路的第一主通路和第二主通路的干扰。2.根据权利要求1所述的预加重电路，其特征在于，所述第一阻断单元包括第一传输门、第一反相器及第一开关；所述第一传输门的输入端与所述脉冲产生与控制模块的输出端连接，所述第一传输门的输出端与所述第二PMOS管的栅极连接并通过所述第一开关与电压源连接，所述第一传输门的一个控制端与所述外部控制信号连接，所述第一传输门的另一个控制端通过所述第一反相器与所述外部控制信号连接；所述第一开关通过所述外部控制信号控制通断。3.根据权利要求1所述的预加重电路，其特征在于，所述第二阻断单元包括第二传输门、第二反相器及第二开关；所述第二传输门的输入端与所述脉冲产生与控制模块的输出端连接，所述第二传输门的输出端与所述第一NMOS管的栅极连接并通过所述第二开关接地，所述第二传输门的一个控制端与所述外部控制信号连接，所述第二传输门的另一个控制端通过所述第二反相器与所述外部控制信号连接；所述第二开关通过所述外部控制信号控制通断。4.根据权利要求1所述的预加重电路，其特征在于，所述脉冲产生与控制模块包括：信号产生模块，其被配置成对外部输入信号进行延迟处理，以产生延迟时间依次增加的若干延迟信号；信号选择模块，其被配置为从若干延迟信号中选取出延迟时间最短的延迟信号与除延迟时间最短的延迟信号之外的任意一个延迟信号作为异或非门的输入信号；异或非门，其被配置为对所述信号选择模块选取的两个延迟信号进行异或非运算，以生成预加重脉冲信号。5.根据权利要求2所述的预加重电路，其特征...

【专利技术属性】
技术研发人员：张菁健，田磊，吴晓闻，张卓，
申请(专利权)人：上海先楫半导体科技有限公司，
类型：发明
国别省市：