一种LDO的限流保护电路结构制造技术

本发明专利技术公开了一种LDO的限流保护电路结构，属于集成电路技术领域，解决了现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；所述限流保护电路结构同时采样LDO的功率管栅极的控制电压V

【技术实现步骤摘要】
一种LDO的限流保护电路结构


[0001]本专利技术属于集成电路
，具体涉及一种LDO的限流保护电路结构。

技术介绍

[0002]为了保护LDO电路芯片不会因为输出电流过大或输出端对地短路造成不可逆损伤，需要设计限流保护电路结构限制LDO电路的最大输出电流。传统的LDO限流保护电路结构如图1所示。
[0003]传统限流保护结构的基本原理是将输出电流通过采样电阻转换为电压后进行比较，当采样电阻上的压降增加到设计的阈值时，输出限流控制信号。电路工作时，电阻R1采样LDO的功率管PP的输出电流，当电阻R1上压降大于电阻R2上压降时，控制信号V
IL
由低变高，输出一个限流保护控制信号。该结构的缺点十分明显，由于LDO的功率管串联电阻R1，导致LDO的最小输出输入压差较大。
[0004]为了解决限流保护采样电阻对LDO最小输入输出压差的影响，目前较通用的经典限流保护结构如图2所示。
[0005]经典的限流保护结构通过采样管PP1采样LDO的功率管输出电流，然后通过采样电阻R1产生采样电压。当电阻R1上压降大于电阻R2上压降时，控制信号V
IL
由低变高，输出一个限流保护控制信号。
[0006]该结构存在两点不足：
[0007]1.虽然该结构解决了LDO电路最小输入输出压差较大的问题，但由于采样管PP1与LDO的功率管PP的工作状态存在细微差异，所以限流阈值精度较低；
[0008]2.为了保证电流采样精度，LDO的功率管PP与采样管PP1的比值不能过大，当限流值较大时需要较大的偏置电流Ib1、Ib2，对低功耗LDO电路的静态功耗影响较大。

技术实现思路

[0009]为了克服上述现有技术的缺点，本专利技术的目的在于提供及一种LDO的限流保护电路结构，用以解决现有的低压差线性稳压器限流保护结构存在限流精度受电路工作状态及工艺波动影响较大、当半导体工艺特征尺寸减小到亚微米时，限流保护精度严重恶化、功耗电流较大的技术问题。
[0010]为了达到上述目的，本专利技术采用以下技术方案予以实现：
[0011]本专利技术公开了一种LDO的限流保护电路结构，包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；
[0012]所述误差放大器的同相输入端和基准电压V
REF
连接，误差放大器的反向输入端和反馈电阻的一端连接，所述误差放大器的输出端和驱动器的一端连接，驱动器的另一端和LDO的功率管的栅极连接；LDO的功率管的漏极和反馈电阻的另一端连接；
[0013]所述限流保护电路结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接，同时采样LDO的功率管的控制电压V
g
与LDO的功率管的输出电压V
O
，随后将LDO的
功率管的控制电压V
g
与LDO的功率管的输出电压V
O
对比产生的限流控制电压V
IL
与误差放大器的输出电压叠加。
[0014]进一步地，所述限流保护电路结构包括采样失调补偿结构和输出电流采样比较结构；所述采样失调补偿结构和输出电流采样比较结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接。
[0015]进一步地，所述输出电流采样比较结构包括PMOS管P1、PMOS管P2、PMOS管P5、PMOS管P6、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、电流源Ib1、电流源Ib2；
[0016]所述PMOS管P1的栅极和PMOS管P2的栅极连接，同时还和LDO的功率管的控制电压端连接，所述PMOS管P2的源极和通过电流源Ib1连接后与PMOS管P1的源极连接；所述PMOS管P2的源极经过接电源电压后还和电流源Ib2连接，PMOS管P2的源极经过接电源电压和电流源Ib2连接后还分别和采样失调补偿结构连接、NMOS管N5的漏极连接；所述PMOS管P2的源极经过接电源电压后还和采样失调补偿结构连接；所述PMOS管P1的源极还和采样失调补偿结构连接；所述PMOS管P2的漏极和NMOS管N3的漏极连接，所述PMOS管P2的漏极还和PMOS管P5的源极连接；
[0017]所述PMOS管P1的漏极和NMOS管N4的漏极连接，并且和NMOS管N7的栅极连接；所述NMOS管N3的栅极和NMOS管N4的栅极连接，同时NMOS管N3的栅极和NMOS管N4的栅极还分别和PMOS管P1的漏极、NMOS管N7的栅极连接；所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后并接地；所述NMOS管N4的漏极还和NMOS管N7的栅极连接；所述NMOS管N7的漏极和PMOS管P6的漏极连接，并且NMOS管N7的漏极也和PMOS管P5的栅极以及PMOS管P6的栅极连接，PMOS管P5的栅极以及PMOS管P6的栅极互相连接；所述NMOS管N6的源极和LDO的功率管的输出电压端连接；
[0018]所述和PMOS管P5的漏极和NMOS管N6的漏极连接，PMOS管P5的漏极还和NMOS管N5的栅极以及NMOS管N6的栅极连接，NMOS管N5的栅极和NMOS管N6的栅极互相连接；所述NMOS管N5的漏极还和采样失调补偿结构连接。
[0019]进一步地，所述失调补偿结构包括NMOS管N1、NMOS管N2、NMOS管N8、NMOS管N9、电阻R1、肖特基二极管Q1、PMOS管P3、PMOS管P4、电流源Ib3、电流源Ib4；
[0020]所述PMOS管P3的栅极和LDO的功率管的控制电压端连接，PMOS管P3的源极和电流源Ib3连接后和输出电流采样比较结构连接，PMOS管P3的源极还和电流源Ib4连接后和NMOS管N8的漏极连接；所述PMOS管P3的源极还和电流源Ib4连接后分别和NMOS管N8的栅极、NMOS管N9的栅极连接，同时，NMOS管N8的栅极和NMOS管N9的栅极相连接；所述PMOS管P3的漏极和NMOS管N9的漏极、NMOS管N1的漏极同时连接，同时PMOS管P3的漏极还和NMOS管N1的栅极、NMOS管N2的栅极连接，所述NMOS管N1的栅极和NMOS管N2的栅极相互连接；
[0021]所述NMOS管N1的源极和PMOS管P4的源极连接，所述NMOS管N2的源极和肖特基二极管Q1的阴极连接，所述肖特基二极管Q1的阳极和输出电流采样比较结构连接，并且和限流控制电压V
IL
连接，所述NMOS管N2的漏极和电阻R1的一端连接，电阻R1的另一端和输出电流采样比较结构连接后和LDO的功率管的输出电压端连接；所述NMOS管N8的源极、NMOS管N9的源极、PMOS管P4的漏极、PMOS管P4的栅极相互连接后接地并和输出电流采样比较结构连接。
[0022]进一步地，所述电阻R1的另一端和PMOS管P6的源极连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDO的限流保护电路结构，其特征在于，包括LDO反馈控制环路和限流保护电路结构；所述LDO反馈控制环路包括误差放大器、驱动器、LDO的功率管和反馈电阻；所述误差放大器的同相输入端和基准电压V
REF
连接，误差放大器的反向输入端和反馈电阻的一端连接，所述误差放大器的输出端和驱动器的一端连接，驱动器的另一端和LDO的功率管的栅极连接；LDO的功率管的漏极和反馈电阻的另一端连接；所述限流保护电路结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接，同时采样LDO的功率管的控制电压V
g
与LDO的功率管的输出电压V
O
，随后将LDO的功率管的控制电压V
g
与LDO的功率管的输出电压V
O
对比产生的限流控制电压V
IL
与误差放大器的输出电压叠加。2.根据权利要求1所述的一种LDO的限流保护电路结构，其特征在于，所述限流保护电路结构包括采样失调补偿结构和输出电流采样比较结构；所述采样失调补偿结构和输出电流采样比较结构分别与LDO的功率管的控制电压端、LDO的功率管的输出电压端连接。3.根据权利要求2所述的一种LDO的限流保护电路结构，其特征在于，所述输出电流采样比较结构包括PMOS管P1、PMOS管P2、PMOS管P5、PMOS管P6、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、电流源Ib1、电流源Ib2；所述PMOS管P1的栅极和PMOS管P2的栅极连接，同时还和LDO的功率管的控制电压端连接，所述PMOS管P2的源极和通过电流源Ib1连接后与PMOS管P1的源极连接；所述PMOS管P2的源极经过接电源电压后还和电流源Ib2连接，PMOS管P2的源极经过接电源电压和电流源Ib2连接后还分别和采样失调补偿结构连接、NMOS管N5的漏极连接；所述PMOS管P2的源极经过接电源电压后还和采样失调补偿结构连接；所述PMOS管P1的源极还和采样失调补偿结构连接；所述PMOS管P2的漏极和NMOS管N3的漏极连接，所述PMOS管P2的漏极还和PMOS管P5的源极连接；所述PMOS管P1的漏极和NMOS管N4的漏极连接，并且和NMOS管N7的栅极连接；所述NMOS管N3的栅极和NMOS管N4的栅极连接，同时NMOS管N3的栅极和NMOS管N4的栅极还分别和PMOS管P1的漏极、NMOS管N7的栅极连接；所述NMOS管N3的源极、NMOS管N4的源极、NMOS管N7的源极、NMOS管N6的源极、NMOS管N5的源极相互连接后并接地；所述NMOS管N4的漏极还和NMOS管N7的栅极连接；所述NMOS管N7的漏极和PMOS管P6的漏极连接，并且NMOS管N7的漏极也和PMOS管P5的栅极以及PMOS管P6的栅极连接，PMOS管P5的栅极以及PMOS管P6的栅极互相连接；所述NMOS管N6的源极和LDO的功率管的输出电压端连接；所述和PMOS管P5的漏极和NMOS管N6的漏极连接，PMOS管P5的漏极还和NMOS管N5的栅极以及NMOS管N6的栅极连接，NMOS管N5的栅极和NMOS管N6的栅极互相连接；所述NMOS管N5的漏极还和采样失调补偿结构连接。4.根据权利要求2所述的一种LDO的限流保护电路结构，其特征在于，所述失调补偿结构包括NMOS管N1、NMOS管N2、NMOS管N8、NMOS管N9、电阻R1、肖特基二极管Q1、PMOS管P3、PMOS管P4、电流源Ib3、电流源Ib4；所述PMOS管P3的栅极和LDO的功率管的控制电压端连接，PMOS管P3的源极和电流源Ib3连接后和输出电流采样比较结构连接，PMOS管P3的源极还和电流源Ib4连接后和NMOS管N8的漏极连接；所述PMOS管P3的源极还和电流源Ib4连接后分别和NMOS管N8的栅极、NMOS管N9的栅极连接，同时，NMOS管N8的栅极和NMOS管N9的栅极相连接；所述PMOS管P3...

【专利技术属性】
技术研发人员：姚思远，葛梅，邱鑫，刘智，武琪，于洪波，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：