本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1A以上的瞬时充放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。电路的全部元件被形成在所述硅基板上。电路的全部元件被形成在所述硅基板上。
【技术实现步骤摘要】
半导体装置
[0001]本申请是2019年1月25日提交的，中国专利申请号为201980011546.8(国际申请号PCT/JP2019/002567)，专利技术名称为“半导体装置”的专利申请的分案申请。
[0002]本公开涉及半导体装置，尤其涉及CSP(Chip Size Package：芯片尺寸封装)型的半导体装置。
技术介绍
[0003]以往已知的放电控制用的半导体装置具有一个晶体管元件、以及限制放电时的电流的一个电阻元件(例如，参考专利文献1)。
[0004](现有技术文献)
[0005](专利文献)
[0006]专利文献1∶国际公开第WO2015/166654号
[0007]在所述以往的半导体装置中，放电电流控制用的电阻元件只有一个，在半导体装置上，放电控制时的发热位置，只存在于配置有电阻元件的局部区域。在这个情况下，该局部区域的温度超过半导体装置的允许动作温度，会导致半导体装置破坏。此外对产生的热进行散热时，将局部区域发生的热向其周围区域传热是不容易的，所以散热效率不佳。
技术实现思路
[0008]于是，本公开的目的在于提供一种半导体装置，在放电控制时，能够将电阻元件的发热最高温度比以往降低，并且能够比以往高效地进行散热。
[0009]本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1A以上的瞬时充放电的电流控制，该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
[0010]本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1A以上的瞬时充放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的体积是1.94mm3以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
[0011]本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，具有晶体管元件以及多个第1电阻元件，所述晶体管元件具有第1电极、第2电极、以及对所述第1电极与所述第2电极之间的导通状态进行控制的控制电极，所述多个第1电阻元件的一方的
电极，均与所述第2电极电连接，所述半导体装置具有一个以上的外部电阻端子、与所述第1电极电连接的外部第1端子、以及与所述控制电极电连接的外部控制端子，所述多个第1电阻元件的另一方的电极均与所述一个以上的外部电阻端子中的任一个接触连接，所述一个以上的外部电阻端子、所述外部第1端子、以及所述外部控制端子，是被形成在所述半导体装置的表面的外部连接端子。
[0012]通过该构成，将成为发热源的第1电阻元件并列地排列多个，所以在放电控制时，发热位置被分散在配置有多个第1电阻元件的位置，并且各个第1电阻元件中发热最高温度能够比以往减少。从而既能防止在放电控制时的半导体装置破坏，又能对半导体装置的发热比以往高效地进行散热。
[0013]通过本公开涉及的半导体装置，既能防止在放电控制时的半导体装置的破坏，又能对半导体装置产生的热比以往高效地进行散热。
附图说明
[0014]图1是实施方式涉及的半导体装置的外形图。
[0015]图2是实施方式涉及的半导体装置的电路图。
[0016]图3是实施方式涉及的半导体装置的上面透视图。
[0017]图4是实施方式涉及的半导体装置的截面图。
[0018]图5是实施方式涉及的半导体装置的上面透视图。
[0019]图6是实施方式涉及的半导体装置的电路图。
[0020]图7是实施方式涉及的半导体装置的截面图。
[0021]图8是实施方式涉及的半导体装置的截面图。
[0022]图9是实施方式涉及的半导体装置的截面图。
[0023]图10是实施方式涉及的半导体装置的上面透视图。
[0024]图11是实施方式涉及的半导体装置的截面图。
[0025]图12是实施方式涉及的半导体装置的上面透视图。
[0026]图13是示出实施方式涉及的半导体装置被安装的样子的模式图。
[0027]图14A是实施方式涉及的半导体装置的上面图。
[0028]图14B是实施方式涉及的半导体装置的上面图。
[0029]图15是示出实施方式涉及的充放电电路的模式图。
[0030]图16是示出实施方式涉及的半导体装置的温度模拟结果的图。
[0031]图17是示出实施方式涉及的半导体装置在满足规定的温度条件时的各个边的长度与体积的关系的图。
[0032]符号说明
[0033]1，1A～1H 半导体装置
[0034]10，210，410A，410B，810 外部第1端子
[0035]11，211，411A，411B，811 第1电极
[0036]20，220，420 外部第2端子
[0037]21，221，421 漏极外部电极
[0038]30，30A～30F，230，230A～230F，430，430A～430E，830，830A～830G外部电阻端子
[0039]31，31A～31F，231A～231F，431A～431C，831，831A～831G 电阻电极
[0040]40，240，440，840 外部控制端子
[0041]41，241，441，841 第3电极
[0042]51，81 半导体基板
[0043]52 第1低浓度杂质层
[0044]53 体区域
[0045]54 源极区域
[0046]55，84 栅极导体
[0047]56 栅极绝缘膜
[0048]57 高浓度杂质层
[0049]61 绝缘层
[0050]62 钝化层
[0051]71 金属层
[0052]82 源极内部电极
[0053]83 漏极内部电极
[0054]100，100A～100C 晶体管元件
[0055]110，110A～110F，310A～310L，510，510A～510J，910，910A，910B第1电阻元件
[0056]111，311，511 触头
[0057]120，120A～120F，121，122，123，320A～320G，321，322A～322D，520A，520B，521，522，523，921，922A～922G，923 金属布线
[0058]150，350，550，950 晶体管元件区域
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1A以上的瞬时充放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。2.如权利要求1所述的半导体装置，所述多个电阻元件被分散配置在所述半导体装置的平面视面积的一半以上的区域。3.如权利要求1所述的半导体装置，所述半导体装置的厚度是350μm以上。4.一种半导体装置，是面朝下安装芯片尺寸封装型的...
【专利技术属性】
技术研发人员：吉田一磨，大河亮介，井上翼，
申请(专利权)人：新唐科技日本株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。