三维集成电路及其制造制造技术

本公开涉及三维集成电路及其制造。一种IC结构包括：形成在衬底上的第一晶体管、第一晶体管之上的第一互连结构、第一互连结构之上的电介质层、电介质层上的多个2D半导体岛以及形成在多个2D半导体岛上的多个第二晶体管。成在多个2D半导体岛上的多个第二晶体管。成在多个2D半导体岛上的多个第二晶体管。

【技术实现步骤摘要】
IC结构的各个阶段的示例性透视图和截面图。
[0012]图25B示出了根据本公开的一些实施例的使用图23
‑
图25A的步骤形成的WS2种子的拉曼光谱(Roman spectrum)。
[0013]图27B示出了根据本公开的一些实施例的2D半导体种子的光致发光(PL)光谱。
[0014]图29
‑
图31A和图32
‑
图34示出了根据本公开的一些其他实施例的用于制造3D IC结构的各个阶段的示例性截面图。
[0015]图31B示出了根据本公开的一些实施例的使用图29
‑
图31A的步骤形成的WS2种子的拉曼光谱。
具体实施方式
[0016]以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0017]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用中或操作中的除了图中所示取向之外的不同取向。装置可能以其他方式定向(旋转90度或处于其他取向)，并且本文使用的空间相关描述符可以类似地进行相应解释。如本文所使用的，“大概”、“约”、“近似”或“基本上”通常可能是指给定值或范围的百分之二十以内、或百分之十以内、或百分之五以内。本文给出的数值是近似的，这意味着如果没有明确说明，则可以推断出术语“大概”、“约”、“近似”或“基本上”。
[0018]半导体器件本质上是以二维(2D)方式进行按比例缩小的，因为集成组件占据的体积基本上位于半导体晶圆的表面上。尽管光刻的改进已经使得显著改进了2D集成电路(IC)形成，但在二维中可以实现的密度存在物理限制。这些限制之一是允许制造这些组件的最小尺寸。
[0019]因此，本公开在各种实施例中提供了形成在互连结构的非晶表面上的一个或多个半导体岛(semiconductor island)。半导体岛可以用作晶体管的有源区域，这继而允许形成具有较低层级(例如，低于互连结构)的较低晶体管和较高层级(例如，高于互连结构)的较高晶体管的三维(3D)IC，这继而有助于在给定区域中放置更多的晶体管。此外，本公开在各种实施例中通过以下方式来形成半导体岛：首先将有缺陷的2D半导体种子退火为基本上无缺陷(或称为低缺陷)的2D半导体种子，然后从基本上无缺陷的2D半导体种子横向生长2D半导体岛，这继而允许所得半导体岛没有晶体缺陷或晶体缺陷可以忽略不计。
[0020]图1A
‑
图11示出了根据一些实施例的制造3D集成电路(IC)结构的中间阶段的透视图和截面图。应当理解，可以在图1A
‑
图11所示的工艺之前、期间和之后提供附加操作，并且针对方法的附加实施例，可以替换或消除下面描述的一些操作。这些操作/工艺的顺序可以
互换。
[0021]图1A示出了在IC制造工艺中晶圆W1的中间结构的透视图，并且图1B是图1A的截面图。在图1A和图1B中，半导体晶圆W1是其中已经形成晶体管和互连结构的IC制造工艺的中间结构。在一些实施例中，半导体晶圆W1可以包括衬底102。衬底102可以包括例如掺杂或未掺杂的体硅、或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘体层上的半导体材料层，例如硅。绝缘体层可以是例如掩埋氧化物(BOX)层或氧化硅层。绝缘体层被设置在衬底(例如，硅衬底或玻璃衬底)上。可替代地，衬底102可以包括另一基本半导体，例如，锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层或梯度衬底。
[0022]在一些实施例中，在衬底102上形成一个或多个有源和/或无源器件104(在图1B中示出为单个晶体管)。一个或多个有源和/或无源器件104可以包括各种N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件，例如晶体管、电容器、电阻器、二极管、光二极管、保险丝等。本领域普通技术人员将理解，提供以上示例仅用于说明的目的，并不意味着以任何方式限制本公开。也可以针对给定应用适当地形成其他电路。
[0023]在一些实施例中，互连结构106形成在一个或多个有源和/或无源器件104和衬底102之上。互连结构106将一个或多个有源和/或无源器件104电互连以形成半导体结构100内的功能性电路。互连结构106可以包括一个或多个金属化层1081至108
M
，其中M是一个或多个金属化层1081至108
M
的数量。在一些实施例中，M的值可以根据半导体结构100的设计规格而变化。在下文中，一个或多个金属化层1081至108
M
也可以统称为一个或多个金属化层108。金属化层1081至108
M
分别包括电介质层1101至110
M
和电介质层1111至111
M
。电介质层1111至111
M
形成在相应电介质层1101至110
M
之上。金属化层1081至108
M
包括一个或多个水平互连件，例如分别在电介质层1111至111
M
中水平或横向延伸的导线1141至114
M
；和垂直互连件，例如分别在电介质层1101到110
M
中垂直延伸的导电过孔1161至116
M
。互连结构106的形成可以被称为后段制程(BEOL)工艺。
[0024]接触插塞1120将上覆的互连结构106电耦合到下面的器件104。在所描绘的实施例中，器件104是鳍式场效应晶体管(FinFET)，其是在被称为鳍的半导体突起的鳍状条带103中形成的三维MOSFET结构。图1B中所示的横截面是在与源极/漏极区域104
SD
之间的电流流动方向平行的方向沿着鳍的纵轴截取的。鳍103可以通过使用光刻和蚀刻技术对衬底102进行图案化来形成。例如，可以使用间隔件图像转移(SIT)图案化技术。在该方法中，使用合适的光刻和蚀刻工艺，在衬底之上形成牺牲层并对该牺牲层进行图案化以形成心轴。间隔件是使用自对准工艺沿着心轴来形成的。然后通过适当的选择性蚀刻工艺来去除牺牲层。然后，每个剩余的间隔件可以用作硬掩模，以通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)结构，包括：形成在衬底上的第一晶体管；所述第一晶体管之上的第一互连结构；所述第一互连结构之上的电介质层；所述电介质层上的多个2D半导体岛；以及形成在所述多个2D半导体岛上的多个第二晶体管。2.根据权利要求1所述的IC结构，其中，所述多个2D半导体岛各自包括2D半导体种子和横向地围绕所述2D半导体种子的2D半导体膜。3.根据权利要求2所述的IC结构，其中，所述2D半导体膜由与所述2D半导体种子相同的材料形成。4.根据权利要求2所述的IC结构，其中，所述2D半导体膜由与所述2D半导体种子不同的材料形成。5.根据权利要求2所述的IC结构，其中，所述2D半导体膜的表面积大于所述2D半导体种子的表面积。6.根据权利要求2所述的IC结构，其中，所述2D半导体膜的厚度与所述2D半导体种子的厚度基本上相同。7.根据权利要求1所述的IC结构，其中，从顶视图看，所述多个2D半...

【专利技术属性】
技术研发人员：胡正明，张书睿，周承翰，何焱腾，吴家兴，彭凯钰，沈承宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：