三维堆叠存储芯片的测试方法及三维堆叠存储芯片技术

本申请提供一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片。该存储芯片包括堆叠互连的至少两个晶粒，该测试方法包括：控制至少两个晶粒中之一获取期望数据；通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性；其中，堆叠互连的至少两个晶粒的读写数据线通过至少两个晶粒间的堆叠互连结构彼此连接。该测试方法能够定位三维堆叠产品因互连工艺引起失效，以及提供精准的有互连问题的互连线路信息，继而间接或直接解决三维堆叠存储芯片因互连工艺问题引起的产品良率较低的问题。片因互连工艺问题引起的产品良率较低的问题。片因互连工艺问题引起的产品良率较低的问题。

【技术实现步骤摘要】
三维堆叠存储芯片的测试方法及三维堆叠存储芯片


[0001]本专利技术涉及半导体制造
，尤其涉及一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片。

技术介绍

[0002]一般进行三维堆叠的存储芯片，不同晶圆之间通过硅穿孔(TSV)或异质集成(hybrid bonding integration)工艺互连的堆叠互连线路有多达上万个，在晶圆测试时，当晶圆上的芯片有功能失效时，现有技术无法分析定位失效是否是因三维堆叠互连工艺引起的产品功能失效以及精准定位失效的互连线路。

技术实现思路

[0003]本申请提供一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片，能够定位三维堆叠产品因互连工艺引起失效，以及提供精准的有互连问题的互连线路信息，继而间接或直接解决三维堆叠存储芯片因互连工艺问题引起的产品良率较低的问题。
[0004]为解决上述技术问题，本申请采用的一个技术方案是：提供一种三维堆叠存储芯片的测试方法。该存储芯片包括堆叠互连的至少两个晶粒，测试方法包括：控制至少两个晶粒中之一获取期望数据；通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性；其中，堆叠互连的至少两个晶粒的读写数据线通过至少两个晶粒间的堆叠互连结构彼此连接。
[0005]其中，堆叠互连的至少两个晶粒包括第一存储晶粒和第二存储晶粒，其中，第一存储晶粒和第二存储晶粒分别包括控制模块、读写数据线和存储阵列；第一存储晶粒包括与外界沟通的第一接口，第一存储晶粒和第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构彼此连接，第一存储晶粒的控制模块连接第一接口，第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的控制模块并通过第一存储晶粒的控制模块连接至第一接口，或者第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的第一接口；且两个存储晶粒之间的堆叠互连结构包括堆叠互连孔或者位于两个存储晶粒之间的其它晶粒和堆叠互连孔的组合。
[0006]其中，控制至少两个晶粒中之一获取期望数据，包括：
[0007]第一存储晶粒的控制模块通过第一接口接收测试输入指令；
[0008]第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线；
[0009]通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
[0010]第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存
储晶粒的读写数据线上的数据，以得到测试数据；
[0011]第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
[0012]其中，控制至少两个晶粒中之一获取期望数据，包括：
[0013]第一存储晶粒的控制模块通过第一接口接收测试输入指令；
[0014]第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线；
[0015]通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
[0016]第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据；
[0017]第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
[0018]其中，控制至少两个晶粒中之一获取期望数据，包括：
[0019]第一存储晶粒的控制模块通过第一接口接收测试输入指令；
[0020]第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的存储阵列；
[0021]通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
[0022]控制第二存储晶粒的读写数据线从第二存储晶粒的存储阵列中读取期望数据；
[0023]第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据，以得到测试数据；
[0024]第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
[0025]其中，控制至少两个晶粒中之一获取期望数据，包括：
[0026]第一存储晶粒的控制模块通过第一接口接收测试输入指令；
[0027]第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的存储阵列；
[0028]通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
[0029]控制第一存储晶粒的读写数据线从第一存储晶粒的存储阵列中读取期望数据；
[0030]第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据；
[0031]第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒
的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
[0032]其中，控制至少两个晶粒中之一获取期望数据，包括：
[0033]第一存储晶粒的控制模块通过第一接口接收测试输入指令；
[0034]第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线；
[0035]通过至少两个晶粒中之另一的读写数据线得到测试数据以比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
[0036]第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据；
[0037]将第二存储晶粒的读写数据线上的数据写入第二存储晶粒的存储阵列，以得到测试数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠存储芯片的测试方法，其特征在于，所述存储芯片包括堆叠互连的至少两个晶粒，所述测试方法包括：控制所述至少两个晶粒中之一获取期望数据；通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性；其中，堆叠互连的所述至少两个晶粒的所述读写数据线通过所述至少两个晶粒间的堆叠互连结构彼此连接。2.根据权利要求1所述的测试方法，其特征在于，堆叠互连的所述至少两个晶粒包括第一存储晶粒和第二存储晶粒，其中，所述第一存储晶粒和所述第二存储晶粒分别包括控制模块、读写数据线和存储阵列；所述第一存储晶粒包括与外界沟通的第一接口，所述第一存储晶粒和所述第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构彼此连接，所述第一存储晶粒的控制模块连接所述第一接口，所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至所述第一存储晶粒的控制模块并通过所述第一存储晶粒的控制模块连接至所述第一接口，或者所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至所述第一存储晶粒的所述第一接口；且所述两个存储晶粒之间的堆叠互连结构包括堆叠互连孔或者位于所述两个存储晶粒之间的其它晶粒和堆叠互连孔的组合。3.根据权利要求2所述的测试方法，其特征在于，所述控制所述至少两个晶粒中之一获取期望数据，包括：所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口获取所述测试输入指令，并基于所述测试输入指令，将所述期望数据写入至所述第二存储晶粒的读写数据线；所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：所述第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取所述第二存储晶粒的读写数据线上的数据，以得到所述测试数据；所述第一存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第一存储晶粒的控制模块通过所述第一接口输出所述比对结果，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。4.根据权利要求2所述的测试方法，其特征在于，所述控制所述至少两个晶粒中之一获取期望数据，包括：所述第一存储晶粒的控制模块通过所述第一接口接收测试输入指令；所述第一存储晶粒的控制模块基于所述测试输入指令，将所述期望数据写入至所述第一存储晶粒的读写数据线；所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
所述第二存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第一存储晶粒的读写数据线上的数据，以得到所述测试数据；所述第二存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口将所述比对结果输出，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。5.根据权利要求2所述的测试方法，其特征在于，所述控制所述至少两个晶粒中之一获取期望数据，包括：所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口获取所述测试输入指令，并基于所述测试输入指令，将所述期望数据写入至所述第二存储晶粒的存储阵列；所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：控制所述第二存储晶粒的读写数据线从所述第二存储晶粒的存储阵列中读取所述期望数据；所述第一存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第二存储晶粒的读写数据线上的数据，以得到所述测试数据；所述第一存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第一存储晶粒的控制模块通过所述第一接口输出所述比对结果，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。6.根据权利要求2所述的测试方法，其特征在于，所述控制所述至少两个晶粒中之一获取期望数据，包括：所述第一存储晶粒的控制模块通过所述第一接口接收测试输入指令；所述第一存储晶粒的控制模块基于所述测试输入指令，将所述期望数据写入至所述第一存储晶粒的存储阵列；所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：控制所述第一存储晶粒的读写数据线从所述第一存储晶粒的存储阵列中读取所述期望数据；所述第二存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第一存储晶粒的读写数据线上的数据，以得到所述测试数据；所述第二存储晶粒比较所述测试数据...

【专利技术属性】
技术研发人员：白亮，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：