本申请属于显示领域，具体涉及一种栅极驱动电路及显示装置，栅极驱动电路，用于控制薄膜晶体管打开或关闭，对所述薄膜晶体管控制的子像素的电容进行充电，其包括电平移位器和整形单元，电平移位器用于生成第一时钟信号，第一时钟信号经过驱动走线变形成第二时钟信号，整形单元用于将所述第二时钟信号进行整形以生成第三时钟信号，所述第三时钟信号相对于所述第一时钟信号的变形小于所述第二时钟信号相对于所述第一时钟信号的变形。与通过第二时钟信号控制薄膜晶体管打开或关闭相比，第三时钟信号控制薄膜晶体管打开或关闭，液晶电容和储存电容的充电时间更长，因此可改善或消除液晶电容和储存电容的充电时间不足导致的显示画面异常。画面异常。画面异常。
【技术实现步骤摘要】
栅极驱动电路及显示装置
[0001]本申请属于显示领域，具体涉及一种栅极驱动电路及显示装置。
技术介绍
[0002]显示刷新率也即屏幕每秒中画面被刷新的次数，刷新率越高，显示图像越稳定，图像显示就越自然清晰。在显示一些动态画面，比如游戏、体育项目等画面场景时，需要具有较高的刷新率，以保证显示流畅。对于显示面板来说，其采用的刷新率越高，一帧画面显示时间越短，则分配到每一个像素行的像素充电时间也越短，当像素行中像素实际充电时间不满足正常显示的最小充电时间时，整面显示会出现异常，在一些大尺寸显示面板或高刷新率显示面板中，显示画面异常的问题会更显著。
技术实现思路
[0003]本申请的目的在于提供一种栅极驱动电路及显示装置，以解决显示画面异常的问题。
[0004]为了达到上述目的，本申请提供了一种栅极驱动电路，用于控制薄膜晶体管打开或关闭，对所述薄膜晶体管控制的子像素的电容进行充电，所述栅极驱动电路包括：
[0005]电平移位器，用于生成第一时钟信号；
[0006]驱动走线，连接所述电平移位器和所述薄膜晶体管，经过所述驱动走线的所述第一时钟信号变形成第二时钟信号；
[0007]整形单元，连接所述驱动走线和所述薄膜晶体管，用于将所述第二时钟信号进行整形以生成第三时钟信号，所述第三时钟信号相对于所述第一时钟信号的变形小于所述第二时钟信号相对于所述第一时钟信号的变形。
[0008]可选的，所述第三时钟信号的上升沿和下降沿的斜率大于所述第二时钟信号的上升沿和下降沿的斜率。/>[0009]可选的，所述第三时钟信号为方波信号。
[0010]可选的，所述整形单元包括施密特触发器，所述施密特触发器的输入端与所述驱动走线连接，所述施密特触发器的输入端与所述薄膜晶体管连接。
[0011]可选的，所述施密特触发器包括运算放大器、第一电阻和第二电阻，所述第一电阻和所述第二电阻之间通过第一节点连接，所述运算放大器的同向输入端与所述第一节点连接，所述运算放大器的输出端与所述第二电阻远离所述第一电阻一端连接；
[0012]所述运算放大器的反向输入端与所述电平移位器连接，所述运算放大器的输出端与所述薄膜晶体管连接。
[0013]可选的，所述施密特触发器还包括第三电阻、第四电阻和选择器，所述第三电阻和所述第四电阻之间通过第二节点连接，所述第一节点和所述第二节点均通过所述选择器与所述运算放大器的同向输入端连接，所述选择器选择所述第一节点或所述第二节点与所述运算放大器的同向输入端连通，所述运算放大器的输出端与所述第四电阻远离所述第三电
阻一端连接。
[0014]可选的，所述选择器包括：N型场效应晶体管、P型场效应晶体管，所述N型场效应晶体管连接所述第一节点和所述运算放大器的同向输入端，所述P型场效应晶体管连接所述第二节点和所述运算放大器的同向输入端，所述N型场效应晶体管和P型场效应晶体管之间通过第三节点连接；
[0015]所述第三节点与时序控制器连接。
[0016]可选的，所述栅极驱动电路还包括移位寄存器，所述移位寄存器连接所述驱动走线和所述整形单元。
[0017]本申请还提供一种显示装置，所述显示装置包括：
[0018]栅极驱动电路；
[0019]阵列基板，所述阵列基板包括薄膜晶体管，所述整形单元与所述薄膜晶体管连接。
[0020]可选的，所述栅极驱动电路包括电平移位器、整形单元和移位寄存器，所述整形单元和所述移位寄存器均设置在所述阵列基板上。
[0021]本申请公开的显示面板及显示装置具有以下有益效果：
[0022]本申请中，电平移位器生成第一时钟信号，第一时钟信号经过所述驱动走线时发生变形成为第二时钟信号，驱动走线和扫描线之间还设置有整形单元，第二时钟信号经过整形单元整形，生成第三时钟信号，所述第三时钟信号相对于所述第一时钟信号的变形小于所述第二时钟信号相对于所述第一时钟信号的变形，与通过第二时钟信号控制薄膜晶体管打开或关闭相比，第三时钟信号控制薄膜晶体管打开或关闭，液晶电容和储存电容的充电时间更长，因此可改善或消除液晶电容和储存电容的充电时间不足导致的显示画面异常。
[0023]本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
[0024]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0025]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本申请实施例一中阵列基板的结构示意图。
[0027]图2是本申请实施例一中栅极驱动电路的模块示意图。
[0028]图3是本申请实施例一中第一时钟信号变形成第二时钟信号的示意图。
[0029]图4是本申请实施例一中第二时钟信号整形成第三时钟信号的示意图。
[0030]图5是本申请实施例二中整形单元的输入输出波形图。
[0031]图6是本申请实施例二中施密特触发器的电路示意图。
[0032]图7是本申请实施例三中施密特触发器的电路示意图。
[0033]图8是本申请实施例三中整形单元的输入输出波形图。
[0034]图9是本申请实施例四中显示装置的结构示意图。
[0035]附图标记说明：
[0036]100、阵列基板；110、子像素；111、薄膜晶体管；112、液晶电容；113、储存电容；120、数据线；130、扫描线；
[0037]200、电平移位器；300、驱动走线；400、移位寄存器；
[0038]500、整形单元；510、运算放大器；520、时序控制器；
[0039]R1、第一电阻；R2、第二电阻；R3、第三电阻；R4、第四电阻；NMOS、N型场效应晶体管；PMOS、P型场效应晶体管；
[0040]CLK1、第一时钟信号；CLK2、第二时钟信号；CLK3、第三时钟信号。
具体实施方式
[0041]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
[0042]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
[0043]下面结本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种栅极驱动电路，用于控制薄膜晶体管打开或关闭，对所述薄膜晶体管控制的子像素的电容进行充电，其特征在于，所述栅极驱动电路包括：电平移位器，用于生成第一时钟信号；驱动走线，连接所述电平移位器和所述薄膜晶体管，经过所述驱动走线的所述第一时钟信号变形成第二时钟信号；整形单元，连接所述驱动走线和所述薄膜晶体管，用于将所述第二时钟信号进行整形以生成第三时钟信号，所述第三时钟信号相对于所述第一时钟信号的变形小于所述第二时钟信号相对于所述第一时钟信号的变形。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第三时钟信号的上升沿和下降沿的斜率大于所述第二时钟信号的上升沿和下降沿的斜率。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第三时钟信号为方波信号。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述整形单元包括施密特触发器，所述施密特触发器的输入端与所述驱动走线连接，所述施密特触发器的输入端与所述薄膜晶体管连接。5.根据权利要求4所述的栅极驱动电路，其特征在于，所述施密特触发器包括运算放大器、第一电阻和第二电阻，所述第一电阻和所述第二电阻之间通过第一节点连接，所述运算放大器的同向输入端与所述第一节点连接，所述运算放大器的输出端与所述第二电阻远离所述第一电阻一端连接；所述运算放大器的反向输入端与所述电平移位器连接，所述运算放大器的输出...
【专利技术属性】
技术研发人员：邱彬，康报虹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。