一种固态硬盘主控芯片及固态硬盘制造技术

本发明专利技术公开了一种固态硬盘主控芯片及固态硬盘，该固态硬盘主控芯片用于控制快闪存储器阵列，主控芯片包括：中央处理器以及闪存控制器，闪存控制器包括通信模块、闪存控制电路以及比对电路，中央处理器通过通信模块与闪存控制电路连接，通信模块与比对电路连接，比对电路与闪存控制电路连接，闪存控制电路与快闪存储器阵列连接。该主控芯片能够在快闪存储器阵列进行过全片擦除的情况下，能较准确地确定出快闪存储器阵列中的出厂坏块，使得固态硬盘主控芯片具有高可靠性的特点。主控芯片具有高可靠性的特点。主控芯片具有高可靠性的特点。

【技术实现步骤摘要】
一种固态硬盘主控芯片及固态硬盘


[0001]本专利技术涉及数据存储
，尤其涉及一种固态硬盘主控芯片及固态硬盘。

技术介绍

[0002]固态硬盘是传统机械式硬盘的替代品，一个典型的固态硬盘，其内部电路包括主控芯片、DDR内存颗粒、NAND Flash闪存芯片颗粒（也可简称为“闪存”）、SPI Flash颗粒等。NAND Flash闪存存储器芯片颗粒是固态硬盘内部用于承载存储数据的主体。NAND Flash中的数据在系统掉电后不会丢失，重新上电后，其中的数据仍在，拥有这一特性的存储器，业内将之称作“非易失存储器”。
[0003]出于生产良率的考虑，NAND Flash内部总是会有少量的一些块，在出厂时，这些块内带有固有的、无法修复的缺陷、错误，无法正常进行读/写/擦操作。这些块被称作“出厂坏块”，用户不能使用这些块进行数据的存储。每颗NAND Flash的出厂坏块地址都是随机的，每1000个Block中，可能有十个以内的出厂坏块。NAND Flash厂家会把这些出厂坏块标记出来，以方便用户查询。
[0004]现有技术都有专门的出厂坏块扫描的步骤，要么是一个单独的扫描出厂坏块的步骤，要么是作为“开卡”工序的一个子步骤，待扫出坏块后，再写入进固态硬盘内部的存储空间。这些步骤需要消耗相应的生产时间或测试时间，从而降低了固态硬盘的生产效率/测试效率。且当NAND Flash进行过全片擦除后，可能导致出厂坏块标记会全部丢失，使得再也无法检测出出厂坏块，现有技术还未提出针对此类问题的解决手段。
专利技术内容
[0005]本申请实施例通过提供了一种固态硬盘主控芯片及固态硬盘，在快闪存储器阵列进行过全片擦除的情况下，能较准确地确定出快闪存储器阵列中的坏块，该闪存电路具有高可靠性的特点，且无需单独的工序进行坏块的监测，提高了生产效率。
[0006]第一方面，本专利技术通过本专利技术的一实施例提供如下技术方案：
[0007]一种固态硬盘主控芯片，用于控制快闪存储器阵列，所述主控芯片包括：中央处理器以及闪存控制器，所述闪存控制器包括通信模块、闪存控制电路以及比对电路，所述中央处理器通过所述通信模块与所述闪存控制电路连接，所述中央处理器与所述比对电路连接，所述比对电路与所述闪存控制电路连接，所述闪存控制电路与所述快闪存储器阵列连接。
[0008]优选地，所述闪存控制器还包括：数据选择器，所述数据选择器分别与所述闪存控制电路、所述通信模块以及所述比对电路连接。
[0009]优选地，所述闪存控制器还包括：第一存储器、第二存储器以及第三存储器；所述第一存储器分别与所述通信模块以及所述闪存控制电路连接，用于存储待写入进快闪存储器阵列中的数据；所述第二存储器分别与所述闪存控制电路以及所述数据选择器连接，用于存储通过所述闪存控制电路从所述快闪存储器阵列中读出的数据；所述第三存储器分别
与所述比对电路以及所述通信模块连接，用于存储所述比对电路对从所述快闪存储器阵列中读出的数据和预存到所述快闪存储器阵列中的数据进行比对，输出的错误信息。
[0010]优选地，所述快闪存储器阵列为多路，所述闪存控制器还包括监测电路，所述监测电路与所述通信模块连接，用于监测每一路所述快闪存储器阵列的工作电流，并将监测结果通过所述通信模块传输给所述中央处理器。
[0011]优选地，所述闪存控制器还包括：主状态机；所述通信模块与所述主状态机连接，所述主状态机还分别与所述闪存控制电路以及所述比对电路连接。
[0012]优选地，所述闪存控制器还包括：数据选择器；所述数据选择器分别与所述闪存控制电路、所述主状态机以及所述比对电路连接。
[0013]优选地，所述闪存控制器还包括：第一存储器、第二存储器以及第三存储器；第一存储器分别与所述主状态机以及所述闪存控制电路连接，用于存储待写入进所述快闪存储器阵列中的数据；第二存储器分别与所述闪存控制电路以及所述数据选择器连接，用于存储从所述快闪存储器阵列中回读出的数据；第三存储器分别与所述比对电路以及所述主状态机连接，用于存储所述比对电路对从所述快闪存储器阵列中读出的数据和预存到所述快闪存储器阵列中的数据进行比对，输出的错误信息。
[0014]优选地，所述快闪存储器阵列为多路，所述闪存控制器还包括监测电路，所述监测电路与所述主状态机连接，用于监测每一路所述快闪存储器阵列的工作电流，并将监测结果传输给所述主状态机。
[0015]第二方面，本专利技术通过本专利技术的一实施例，提供如下技术方案：
[0016]一种固态硬盘，包括：快闪存储器阵列、电源电路以及前述第一方面中任一项所述的固态硬盘主控芯片，所述电源电路与所述快闪存储器阵列连接，用于为所述快闪存储器阵列供电。
[0017]优选地，所述快闪存储器阵列有多路，所述电源电路包括：供电模块、芯片总线开关以及多个电流检测器；所述供电模块与每路快闪存储器阵列连接，用于为每一路快闪存储器阵列供电；所述多个电流检测器分别对应连接在所述供电模块与多路所述快闪存储器阵列之间，且通过所述芯片总线开关与所述主控芯片中的监控模块连接，所述多个电流检测器用于分别获取每一路所述快闪存储器阵列的供电电流，以便所述监控模块通过访问每个所述电流检测器，监测每一路所述快闪存储器阵列的工作电流。
[0018]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
[0019]本专利技术实施例提供的固态硬盘主控芯片，包括：中央处理器以及闪存控制器，闪存控制器包括：通信模块、闪存控制电路以及比对电路，闪存控制电路与快闪存储器阵列连接，闪存控制电路用于读取快闪存储器阵列中的原始数据，中央处理器通过通信模块与比对电路连接，比对电路与闪存控制电路连接，比对电路用于将读出的原始数据与快闪存储器阵列中预存的数据进行比较，该预存的数据是由中央处理器提前写入的数据，根据比较结果确定出快闪存储器阵列中存在坏块。本申请提供的固态硬盘主控芯片能够在用户电路不操作固态硬盘时，对快闪存储器阵列中的未使用的块作“擦、写、读”操作，并对读回的数据与写入进快闪存储器阵列中的值（预存的数据）进行对比，抓取其中的错误数据，进而可以得到坏块。由此，本申请无需进行单独的扫描出厂坏块的步骤，也无需作为开卡工序的一个子步骤，避免消耗相应的生产时间或测试时间，从而提高了固态硬盘的生产效率以及测
试效率，另外，本申请能通过闪存电路内部自动的写、读、回读比对流程，得到闪存内的错误数据，从而确定出快闪存储器阵列中的坏块，该闪存电路具有高可靠性的特点。
附图说明
[0020]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本专利技术实施例提供的一种固态硬盘的结构示意图；
[0022]图2为本专利技术实施例提供的第一种固态硬盘主控芯片的闪存电路图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种固态硬盘主控芯片，其特征在于，用于控制快闪存储器阵列，所述主控芯片包括：中央处理器以及闪存控制器；所述闪存控制器包括通信模块、闪存控制电路以及比对电路，所述中央处理器通过所述通信模块与所述闪存控制电路连接，所述通信模块与所述比对电路连接，所述比对电路与所述闪存控制电路连接，所述闪存控制电路与所述快闪存储器阵列连接。2.如权利要求1所述的固态硬盘主控芯片，其特征在于，所述闪存控制器还包括：数据选择器，所述数据选择器分别与所述闪存控制电路、所述通信模块以及所述比对电路连接。3.如权利要求2所述的固态硬盘主控芯片，其特征在于，所述闪存控制器还包括：第一存储器、第二存储器以及第三存储器；所述第一存储器分别与所述通信模块以及所述闪存控制电路连接，用于存储待写入进快闪存储器阵列中的数据；所述第二存储器分别与所述闪存控制电路以及所述数据选择器连接，用于存储通过所述闪存控制电路从所述快闪存储器阵列中读出的数据；所述第三存储器分别与所述比对电路以及所述通信模块连接，用于存储所述比对电路对从所述快闪存储器阵列中读出的数据和预存到所述快闪存储器阵列中的数据进行比对，输出的错误信息。4.如权利要求1所述的固态硬盘主控芯片，其特征在于，所述快闪存储器阵列为多路，所述闪存控制器还包括监测电路，所述监测电路与所述通信模块连接，用于监测每一路所述快闪存储器阵列的工作电流，并将监测结果通过所述通信模块传输给所述中央处理器。5.如权利要求1所述的固态硬盘主控芯片，其特征在于，所述闪存控制器还包括：主状态机；所述通信模块与所述主状态机连接，所述主状态机还分别与所述闪存控制电路以及所述比对电路连接。6.如权利要求5所述的固态硬盘主控芯片，其特征在于，所述闪存控制器还包括：数据选择器，...

【专利技术属性】
技术研发人员：谢元禄，霍长兴，习凯，季兰龙，张坤，呼红阳，卢年端，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：