碳化硅外延层的缺陷阻障结构及方法技术

本发明专利技术公开了一种碳化硅外延层的缺陷阻障结构及方法，其中缺陷阻障结构包括至少一层设置于碳化硅衬底与碳化硅外延层之间的碳化硅缓冲层，以及至少一层生长于碳化硅衬底和碳化硅缓冲层的之间的碳化硅缺陷阻障层。碳化硅缺陷阻障层的掺杂浓度高于碳化硅衬底，碳化硅缺陷阻障层的掺杂浓度大于等于5E18/cm3且小于等于1E19/cm3。上述技术方案的缺陷阻障层能产生些微的晶格扭曲位移，改变了衬底垂直型位错的伯格向量，减低了垂直型位错往上延伸至外延层的驱动力，从而降低外延层的内部与表面的缺陷数量，可以使外延层缺陷密度低于1/cm2，提高器件性能及良率。高器件性能及良率。高器件性能及良率。

【技术实现步骤摘要】
碳化硅外延层的缺陷阻障结构及方法


[0001]本专利技术属于碳化硅半导体器件领域，特别涉及一种碳化硅外延层的缺陷阻障结构及方法。

技术介绍

[0002]碳化硅材料适用于高温、高频、高功率、抗辐射、抗腐蚀等电子器件制造，在通信、汽车、航空、航天、石油开采以及国防等方面有着广泛的应用前景，属于国际高端先进材料。为了实现碳化硅电子器件的研制必须在碳化硅衬底上进行同质外延，生长器件所需的外延结构。
[0003]现有技术所生产的碳化硅外延层，其结构都是在高浓度掺杂的碳化硅衬底上堆栈一层浓度缓冲层，根据耐压的设计，接着在缓冲层上根据耐压的设计接着生长不同厚度与参杂浓度的外延层。一般来说，缓冲层对外延层表面缺陷数量有直接影响。目前外延技术能有效控制表面尺寸较大的缺陷，如三角缺陷、胡萝卜缺陷，直线缺陷与彗星缺陷等，缓冲层的成长技术有利用不同的生长温度或是利用不同的成长速率的组合，来达到降低后续外延层的表面缺陷的目的。以上述技术所成长的外延层缺陷密度约在1/cm2。对于高耐压器件来说，此缺陷密度的数量仍然太高，容易影响器件性能与降低良率。
专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅外延层的缺陷阻障结构，包括至少一层设置于碳化硅衬底与碳化硅外延层之间的碳化硅缓冲层，其特征在于，还包括至少一层生长于所述碳化硅衬底和所述碳化硅缓冲层的之间的碳化硅缺陷阻障层，所述碳化硅缺陷阻障层的掺杂浓度高于所述碳化硅衬底，所述碳化硅缺陷阻障层的掺杂浓度大于等于5E18/cm3且小于等于1E19/cm3。2.根据权利要求1所述的碳化硅外延层的缺陷阻障结构，其特征在于，所述碳化硅缺陷阻障层的厚度大于0.1μm。3.根据权利要求1所述的碳化硅外延层的缺陷阻障结构，其特征在于，所述碳化硅缺陷阻障层的掺杂浓度大于等于5E18/cm3，且小于等于7.5E18/cm3。4.根据权利要求2所述的碳化硅外延层的缺陷阻障结构，其特征在于，所述碳化硅缺陷阻障层的厚度大于等于4μm，且小于等于10μm。5.根据权利要求1所述的碳化硅外延层的缺陷阻障结...

【专利技术属性】
技术研发人员：胡智威，蔡长祐，陈威佑，蔡清富，
申请(专利权)人：南京百识电子科技有限公司，
类型：发明
国别省市：