改善位错缺陷的外延方法及其外延片技术

本发明专利技术提出一种改善位错缺陷的外延方法及外延片。所述外延方法包括如下步骤：提供衬底；在衬底表面形成第一调制超晶格缓冲层，用于调节热失配；继续形成第二调制超晶格缓冲层，用于阻断位错；继续形成外延层。本发明专利技术通过依次衬底上方设置调节热失配和阻断位错的超晶格缓冲层，通过热膨胀系数调制和阻断位错，能够在衬底上方形成高质量外延层。能够在衬底上方形成高质量外延层。能够在衬底上方形成高质量外延层。

【技术实现步骤摘要】
改善位错缺陷的外延方法及其外延片


[0001]本专利技术涉及半导体
，尤其涉及一种改善位错缺陷的外延方法及其外延片。

技术介绍

[0002]GaN作为第三代半导体材料，具有高禁带宽度、高临界击穿电场、高载流子饱和迁移速度以及高热导率和直接带隙等特点，在高温、高频、大功率微电子器件以及高性能光电子器件领域具有很大的应用前景。
[0003]SiC衬底由于和GaN的晶格失配度小、热导率高，是目前GaN异质外延最理想的衬底材料，但是SiC衬底比GaN的热膨胀系数要小，热失配达33.1％，会导致GaN外延层中存在较大的张应力，进而导致外延层产生裂纹，这对半导体器件性能产生很多不良影响，针对这个问题国内外学者通过优化缓冲层技术来改善薄膜的结晶质量和应力状态，但是随着GaN外延层厚度增加，外延层仍旧避免不了出现裂纹，难以获得高质量的GaN外延层。GaN基HEMT由于异质结构材料存在较强的自发极化、压电激化效应和较大的能带带阶，具有较高的二维电子气密度，但二维电子气密度受外延层材料特性的影响较大，尤其是材料中的位错缺陷，严重影响HEMT器件的性能和效率。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种改善位错缺陷的外延方法及其外延片，能够改善材料中的位错缺陷。
[0005]为了解决上述问题，本专利技术提供了一种外延方法，包括如下步骤：提供衬底；在衬底表面形成第一调制超晶格缓冲层，用于调节热失配；继续形成第二调制超晶格缓冲层，用于阻断位错；继续形成外延层。
[0006]为了解决上述问题，本专利技术提供了一种外延片，包括：衬底；衬底表面的第一调制超晶格缓冲层，用于调节热失配；第一调制超晶格缓冲层表面的第二调制超晶格缓冲层，用于阻断位错；以及第二调制超晶格缓冲层表面的外延层。
[0007]本专利技术通过依次设置调节热失配和阻断位错的超晶格缓冲层来提高外延层生长质量。第一调制超晶格缓冲层作为调节热失配的材料，虽然TiN与SiC和GaN、AlN等材料晶格失配比较小，但与外延目标材料和衬底之间仍旧错在较大的晶格差距，因此在生长过程中会产生大量的位错，故还需要生长用于阻断位错的第二超调制超晶格缓冲层。通过上述两层的组合即能够减小晶格失配比，降低热适配应力，避免外延层产生裂纹，又能够阻断位错，有利于高质量外延层生长。
附图说明
[0008]附图1所示是本专利技术所述外延方法的具体实施方式的实施步骤示意图。
[0009]附图2A～图2D所示是本专利技术所述外延方法的具体实施方式的工艺流程图。
具体实施方式
[0010]下面结合附图对本专利技术提供的改善位错缺陷的外延方法及其外延片的具体实施方式做详细说明。
[0011]附图1所示是本专利技术所述外延方法的具体实施方式的实施步骤示意图，包括如下步骤：步骤S11，提供衬底；步骤S12，在衬底表面形成第一调制超晶格缓冲层，用于调节热失配；步骤S13，继续形成第二调制超晶格缓冲层，用于阻断位错；步骤S14，继续形成外延层。
[0012]附图2A～图2D所示是本专利技术所述改善位错缺陷的外延方法的具体实施方式的工艺流程图。
[0013]附图2A所示，并参考步骤S11，提供衬底20。所述衬底20的材料为SiC、蓝宝石、以及单晶硅的任意一种。作为一种具体实施方式，选用SiC作为衬底20材料。在其他的具体实施方式中，还可以选用蓝宝石或单晶硅作为衬底20材料。
[0014]附图2B所示，并参考步骤S12，在衬底20表面形成第一调制超晶格缓冲层21，用于调节热失配。作为一种具体的实施方式，在衬底20表面形成第一调制超晶格缓冲层21之前，还进一步包括在衬底20表面和第一调制超晶格缓冲层21形成缓冲层，步骤如下：将所述衬底20置于MOCVD反应腔，在氢气气氛下，对所述衬底20进行热处理；生长AlN缓冲层，厚度为10纳米
‑
200纳米；生长GaN前弛豫层，厚度为5纳米
‑
10纳米。在其他的具体实施方式中，缓冲层还可以为InN，厚度还可以为200纳米
‑
500纳米。
[0015]作为一种具体实施方式，第一调制超晶格缓冲层21是TiN/SiC调制超晶格缓冲层。在衬底20表面形成第一调制超晶格缓冲层21进一步包括：生长TiN缓冲层，厚度1纳米
‑
10纳米；生长SiC缓冲层，厚度1纳米
‑
10纳米；循环生长所述TiN缓冲层和SiC缓冲层1个
‑
10个周期得到TiN/SiC调制超晶格缓冲层。在在其他的具体实施方式中，循环生长的周期数还可以为10个
‑
20个周期。TiN/SiC调制超晶格缓冲层中，因TiN热膨胀系数要比SiC大很多，TiN起到对SiC热膨胀系数调制作用，形成靠近中间值的热膨胀性能。同时TiN与SiC和GaN、AlN等材料晶格失配比较小，降低生长过程中的热失配应力，避免外延层产生裂纹，有利于高质量外延层生长。
[0016]附图2C所示，并参考步骤S13，继续形成第二调制超晶格缓冲层22，用于阻断位错。作为一种具体的实施方式，在形成第二调制超晶格缓冲层22之前，进一步包括：生长GaN后弛豫层，厚度5纳米
‑
10纳米。作为一种具体的实施方式，第二调制超晶格缓冲层22是TiN/Si3N4调制超晶格缓冲层。形成第二调制超晶格缓冲层22进一步包括：生长TiN缓冲层，厚度1纳米
‑
10纳米；生长Si3N4缓冲层，厚度1纳米
‑
10纳米；循环生长TiN缓冲层以及Si3N4缓冲层1个
‑
10个周期得到TiN/Si3N4调制超晶格缓冲层。在其他的具体实施方式中，循环生长的周期数还可以为10个
‑
20个周期。TiN/Si3N4调制超晶格缓冲层中，因Si3N4一般会呈现非晶态，可以形成对TiN层的包覆。即使有位错穿透到TiN层中，由于TiN层中的位错不能穿过Si3N4非晶相而移动，有效地阻断了位错，有利于高质量外延层生长。
[0017]附图2D所示，并参考步骤S14，继续形成外延层23。作为一种具体实施方式，所述外延层23的材料为氮化物，所述外延层23的材料选自于AlN、GaN、InN以及上述材料的三元或四元化合物中的一种。作为一种具体实施方式，形成外延层23的步骤进一步包括：生长GaN外延层，厚度1微米
‑
4微米；生长AlGaN隔离层，为AlGaN层，厚度1纳米
‑
10纳米；n型AlGaN势垒层，厚度10纳米
‑
100纳米；生长GaN帽层，厚度1纳米
‑
5纳米。
[0018]附图2D所示是所示的结构为上述具体实施方式实施完毕后获得的外延片，包括：衬底20；衬底20表面的第一调制超晶格缓冲层21，用于调节热失配；第一调制超晶格缓冲层21表面的第二调制超晶格缓冲层22，用于阻断位错；以及第二调制超晶格缓冲层22表面的外延层23。
[0019]作为一种具体实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善位错缺陷的外延方法，其特征在于，包括如下步骤：提供衬底；在衬底表面形成第一调制超晶格缓冲层，所述第一调制超晶格缓冲层为氮化物和SiC调制超晶格层，用于调节热失配；继续形成第二调制超晶格缓冲层，用于阻断位错；继续形成外延层。2.根据权利要求1所述的方法，其特征在于，所述衬底的材料为SiC、蓝宝石、以及单晶硅的任意一种。3.根据权利要求1所述的方法，其特征在于，所述外延层的材料为氮化物，选自于AlN、GaN、InN以及上述材料的三元或四元化合物中的一种。4.根据权利要求1所述的方法，其特征在于，第一调制超晶格缓冲层是TiN/SiC调制超晶格缓冲层；第二调制超晶格缓冲层是TiN/Si3N4调制超晶格缓冲层。5.根据权利要求4所述的方法，其特征在于，生长TiN/SiC调制超晶格缓冲层的步骤中，进一步包括如下步骤：生长TiN缓冲层，厚度1纳米
‑
10纳米；生长SiC缓冲层，厚度1纳米
‑
10纳米；多次循环生长所述TiN缓冲层和SiC缓冲层得到TiN/SiC调制超晶格缓冲...

【专利技术属性】
技术研发人员：闫其昂，王国斌，
申请(专利权)人：江苏第三代半导体研究院有限公司，
类型：发明
国别省市：