一种高速低功耗逐次逼近型模数转换器及模数转换方法技术

本发明专利技术涉及一种高速低功耗逐次逼近型模数转换器及模数转换方法，属于信息处理技术领域。利用二进制冗余重组对模数转换器所包括的DAC电容阵列进行改进，使DAC电容阵列的电容子阵列所包括的电容的总个数大于模数转换器的精度位数，且所有电容所包括的单位电容的总数量与电容子阵列所包括的电容的总个数等于模数转换器的精度位数时所有电容所包括的单位电容的总数量相等，进而可以在量化过程中引入冗余量，在不增加电容个数的情况下可以对量化过程中的误差进行校准，减少整体量化时间，提高量化速度和精度，采用该架构的模数转换器能够在相对较低的功耗下实现高速度和高精度，同时还可以减小芯片面积，提高经济效益。提高经济效益。提高经济效益。

A High-Speed Low-Power successive approximation analog-to-digital converter and its analog-to-digital conversion method

【技术实现步骤摘要】
一种高速低功耗逐次逼近型模数转换器及模数转换方法


[0001]本专利技术涉及信息处理
，特别是涉及一种高速低功耗逐次逼近型模数转换器及模数转换方法。

技术介绍

[0002]逐次逼近型模数转换器(SAR ADC，successive approximation register Analogto Digital)是一种中等精度、中等速度、低功耗的模数转换电路，由于其结构相对简单、功耗相对较低的优点而得到广泛的应用。
[0003]随着科学技术的不断进步，人们对信息处理领域的数据处理速度、精度及功耗的要求不断提高，高速低功耗的模数转换器的研究设计越来越重要。传统基于二进制阵列的SARADC的DAC电容阵列的最大电容C
total
随模数转换器的精度位数N呈指数关系增长，即，C
total
＝2
N
‑1×
C，C为单位电容。若要实现12位精度，则C
total
＝2
11
×
C，因此若采用传统二进制SAR结构实现高精度ADC，就需要使用很多的单位电容。可以看出，随着采样精度的提高，其单位电容个数比较庞大、电容失配也比较严重，DAC电容阵列的建立时间较长，这些特点会导致其功耗面积变大、有效位数不高、转换速率较低。对于高速高精度的逐次逼近型模数转换器，通常需要使用数量庞大的单位电容，这就导致了电容的充放电电流及驱动电容的开关功耗较大，制作芯片所需要的面积大，经济成本较高。因此高速低功耗逐次逼近型模数转换器的研究设计具有重要意义。
[0004]逐次逼近型模数转换器的主要功耗来自于庞大的电容阵列，速度和精度也被限制在电容阵列上，因此，高速低功耗逐次逼近型模数转换器的主要研究对象为DAC电容阵列。传统的二进制分段结构DAC电容阵列可以明显降低总单位电容的个数，但连接分段的桥接电容Cs的大小为：Cs＝(2n/(2n
‑
1))C，该桥接电容Cs和单位电容C的比值是分数，不容易在版图中实现和精确匹配，且对版图的寄生电容也敏感，实际设计中一般以单位电容C进行替代，和二进制加权结构相比，虽然较常规结构能更好匹配，但这种结构电容阵列权重的分母减l，即权重不再是二进制加权，所以会引入固定的增益误差，单位电容越小时，单位桥接电容的值也越小，这导致版图实现时的其它寄生电容所占比重越大，ADC的精度也受到了制约，分段结构DAC电容阵列为了实现高精度，一般会增大单位电容的容值。
[0005]基于此，本领域亟需一种高速低功耗逐次逼近型模数转换器及模数转换方法。

技术实现思路

[0006]本专利技术的目的是提供一种高速低功耗逐次逼近型模数转换器及模数转换方法，能够在相对较低的功耗下实现高速度和高精度，同时还可以减小芯片面积，提高经济效益。
[0007]为实现上述目的，本专利技术提供了如下方案：
[0008]一种高速低功耗逐次逼近型模数转换器，所述模数转换器包括：采样保持电路、二进制转换电路和数字纠错电路；
[0009]所述采样保持电路用于对输入信号进行采样，得到采样信号；
[0010]所述二进制转换电路与所述采样保持电路的输出端相连接；所述二进制转换电路包括DAC电容阵列，所述DAC电容阵列包括两个结构相同的电容子阵列，所述电容子阵列包括多个电容，每一所述电容的下极板均通过多路选择开关选择性连接参考电压、地或者所述采样信号，所有所述电容的上极板相连接，作为所述电容子阵列的输出端；所述电容子阵列所包括的电容的总个数大于所述模数转换器的精度位数，且所有所述电容所包括的单位电容的总数量与电容子阵列所包括的电容的总个数等于模数转换器的精度位数时所有电容所包括的单位电容的总数量相等；
[0011]所述二进制转换电路用于对所述采样信号进行二进制化，得到初始二进制编码；所述初始二进制编码的位数与所述电容子阵列所包括的电容的总个数相等；
[0012]所述数字纠错电路与所述二进制转换电路的输出端相连接；所述数字纠错电路用于对所述初始二进制编码进行转换，得到二进制编码；所述二进制编码的位数与所述模数转换器的精度位数相等。
[0013]一种基于上述的高速低功耗逐次逼近型模数转换器的模数转换方法，所述模数转换方法包括：
[0014]利用采样保持电路对输入信号进行采样，得到采样信号；
[0015]利用二进制转换电路对所述采样信号进行二进制化，输出初始二进制编码；所述初始二进制编码的位数与电容子阵列所包括的电容的总个数相等；
[0016]利用数字纠错电路对所述初始二进制编码进行转换，得到二进制编码；所述二进制编码的位数与所述模数转换器的精度位数相等。
[0017]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：
[0018]本专利技术用于提供一种高速低功耗逐次逼近型模数转换器及模数转换方法，包括采样保持电路、二进制转换电路和数字纠错电路。利用采样保持电路对输入信号进行采样，得到采样信号，利用二进制转换电路对采样信号进行二进制化，输出初始二进制编码，且初始二进制编码的位数与电容子阵列所包括的电容的总个数相等，最后利用数字纠错电路对初始二进制编码进行转换，得到二进制编码，二进制编码的位数与模数转换器的精度位数相等。二进制转换电路中，DAC电容阵列的电容子阵列所包括的电容的总个数大于模数转换器的精度位数，且所有电容所包括的单位电容的总数量与电容子阵列所包括的电容的总个数等于模数转换器的精度位数时所有电容所包括的单位电容的总数量相等，进而利用二进制冗余重组对DAC电容阵列进行改进，采用二进制冗余重组结构的DAC电容阵列可以在量化过程中引入冗余量，在不增加电容个数的情况下可以对量化过程中的误差进行校准，减少整体量化时间，提高量化速度和精度，进而采用该架构的模数转换器能够在相对较低的功耗下实现高速度和高精度，同时还可以减小芯片面积，提高经济效益。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本专利技术实施例1所提供的模数转换器的整体架构图；
[0021]图2为本专利技术实施例1所提供的模数转换器的电路原理图；
[0022]图3为本专利技术实施例1所提供的模数转换器的工作时序图；
[0023]图4为本专利技术实施例1所提供的模数转换器的数字纠错电路的结构示意图；
[0024]图5为本专利技术实施例1所提供的模数转换器的数字纠错电路的计算过程示意图。
[0025]符号说明：
[0026]1‑
采样保持电路；2
‑
DAC电容阵列；3
‑
比较器；4
‑
逐次逼近寄存器；5
‑
数字纠错电路。
具体实施方式
[0027本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速低功耗逐次逼近型模数转换器，其特征在于，所述模数转换器包括：采样保持电路、二进制转换电路和数字纠错电路；所述采样保持电路用于对输入信号进行采样，得到采样信号；所述二进制转换电路与所述采样保持电路的输出端相连接；所述二进制转换电路包括DAC电容阵列，所述DAC电容阵列包括两个结构相同的电容子阵列，所述电容子阵列包括多个电容，每一所述电容的下极板均通过多路选择开关选择性连接参考电压、地或者所述采样信号，所有所述电容的上极板相连接，作为所述电容子阵列的输出端；所述电容子阵列所包括的电容的总个数大于所述模数转换器的精度位数，且所有所述电容所包括的单位电容的总数量与电容子阵列所包括的电容的总个数等于模数转换器的精度位数时所有电容所包括的单位电容的总数量相等；所述二进制转换电路用于对所述采样信号进行二进制化，得到初始二进制编码；所述初始二进制编码的位数与所述电容子阵列所包括的电容的总个数相等；所述数字纠错电路与所述二进制转换电路的输出端相连接；所述数字纠错电路用于对所述初始二进制编码进行转换，得到二进制编码；所述二进制编码的位数与所述模数转换器的精度位数相等。2.根据权利要求1所述的模数转换器，其特征在于，根据所述电容的电荷量从低到高的排序将所述电容子阵列中的所有所述电容依次排列；选取排序位于前W位的电容组成第一电容组，剩余所述电容组成第二电容组；将所述第一电容组中的电容所对应的参考电压记为第一参考电压，将所述第二电容组中的电容所对应的参考电压记为第二参考电压，所述第二参考电压为所述第一参考电压的M倍；M为2的m次幂，m为大于或者等于1的正整数。3.根据权利要求1所述的模数转换器，其特征在于，根据所述电容的电荷量从低到高的排序将所述电容子阵列中的所有所述电容依次排列；排序位于后Q位的电容包括两个子电容，两个所述子电容所包括的单位电容的个数相同，两个所述子电容的上极板相连接，每一所述子电容的下极板均通过多路选择开关选择性连接参考电压、地或者所述采样信号。4.根据权利要求1所述的模数转换器，其特征在于，当所述模数转换器的精度位数为12位时，所述电容子阵列所包括的电容的总个数为13。5.根据权利要求2所述的模数转换器，其特征在于，所述第一参考电压为所述第二参考电压为Vrefp。6.根据权利要求2所述的模数转换器，其特征在于，W为3；M为所述第二电容组所包括的单位电容的总数量的公倍数。7.根据权利要求1所述的模数转换器，其特征在于，所述二进制转换电路还包括比较器和逐次逼近寄存器；所述采样保持电路为两个，将两个所述采样保持电路分别记为第一采样保持电路和第二采样保持电路；所述第一采样保持电路用于对第一输入信号Vin进行采样，得到第一采样信号；所述第二采样保持电路用于对第二输入信号Vip进行采样，得到第二采样信号；将两个所述电容子阵列分别记为N端DAC电容子阵列和P端DAC电容子阵列；所述N端DAC
电容子阵列的输入端连接所述第一采样保持电路的输出端，输出端连接所述比较器的同相输入端；所述N端DAC电容子阵列用于根据所述逐次逼近寄存器产生的控制信号对所述第一采样信号进行量化，得到第一量化电压；所述P端DAC电容子阵列的输入端连接所述第二采样保持电路的输出端，输出端连接所述比较器的反相输入端；所述P端DAC电容子阵列用于根据所述控制信号对所述第...

【专利技术属性】
技术研发人员：侯学师，段宗明，黄志祥，吴博文，赵节成，
申请(专利权)人：安徽大学，
类型：发明
国别省市：