具有HKMG的PMOS的制造方法技术

本发明专利技术公开了一种具有HKMG的PMOS的制造方法，PMOS的栅极结构形成步骤包括：步骤一、形成栅介质层；步骤二、生长P型功函数金属层，生长的所述P型功函数金属层为多晶结构；步骤三、进行退火处理使P型功函数金属层的多晶结构的晶粒互相结合以减少多晶结构的晶粒数量并从而增加对金属导电材料层的金属扩散的阻挡作用；步骤四、形成顶部阻挡层；步骤五、形成金属导电材料层。本发明专利技术能减少金属导电材料层的金属向下扩散并使器件的阈值电压保持稳定。属向下扩散并使器件的阈值电压保持稳定。属向下扩散并使器件的阈值电压保持稳定。

Manufacturing method of PMOS with HKMG

【技术实现步骤摘要】
具有HKMG的PMOS的制造方法


[0001]本专利技术涉及半导体集成电路领域，特别涉及一种具有高介电常数金属栅(HKMG)的MOS晶体管。本专利技术还涉及一种具有高介电常数金属栅的MOS晶体管的制造方法。

技术介绍

[0002]阈值电压(Vt)对于28HKMG性能来说，是相当重要的一个参数。金属栅的金属通常采用Al，AL的扩散(diffuse)会严重影响Vt的大小。工艺上需要尽可能的做到让Vt稳定在较小的范围。现有方法不能很好的阻挡Al扩散。
[0003]如图1所示，是现有具有HKMG的PMOS的制造方法的流程图；如图2所示，是现有具有HKMG的PMOS的制造方法形成的PMOS的器件结构图；现有具有HKMG的PMOS的制造方法中，PMOS的栅极结构形成步骤包括：
[0004]所述PMOS的栅极结构形成于栅极沟槽中，在后续步骤一之前还包括：
[0005]去除伪栅极结构以形成所述栅极沟槽。
[0006]所述伪栅极结构形成于所述半导体衬底101的表面。侧墙103自对准形成于所述伪栅极结构的侧面，所述栅极沟槽由所述侧墙103的内侧面围成。
[0007]所述PMOS的源漏区自对准形成于所述伪栅极结构两侧的所述半导体衬底101中。为了提高所述PMOS的性能，在所述源漏区的形成区域还包括形成嵌入式外延层如嵌入式SiGe外延层的步骤。
[0008]步骤一、形成栅介质层；所述栅介质层中包括高介电常数材料层105。
[0009]通常，所述栅介质层中还包括位于所述高介电常数材料层105和底部的半导体衬底101表面之间的界面层104。
[0010]所述高介电常数材料层105包括二氧化铪。
[0011]在所述高介电常数材料层105的表面还形成有底部阻挡层，所述P型功函数金属层108形成于所述底部阻挡层表面。通常，所述底部阻挡层由氮化钛层106和氮化钽层107叠加而成。
[0012]通过对第零层层间膜102进行平坦化后，所述伪栅极结构的顶部表面露出，之后再去除所述伪栅极结构形成所述栅极沟槽。
[0013]步骤二、生长P型功函数金属层108。
[0014]所述P型功函数金属层108的材料包括TiN、TaN或TaC。
[0015]采用ALD工艺生长所述P型功函金属层。或者，采用PVD工艺生长所述P型功函金属层。
[0016]步骤三、形成顶部阻挡层109。
[0017]通常，所述顶部阻挡层109为TiN层或为TiN层和Ti层的叠加层。
[0018]步骤四、形成金属导电材料层110，由所述栅介质层、所述P型功函数金属层108和所述金属导电材料层110叠加形成PMOS的栅极结构，采用所述P型功函数金属层108和所述顶部阻挡层109一起实现对所述金属导电材料层110的金属向下扩散的阻挡。
[0019]通常，所述金属导电材料层110的材料包括Al。
[0020]步骤四完成后，在所述栅极结构制作完成，后续则需要采用常规工艺形成金属互连结构。
[0021]上述现有方法不能很好阻挡Al扩散。

技术实现思路

[0022]本专利技术所要解决的技术问题是提供一种具有HKMG的PMOS，能增加对金属导电材料层的金属向下扩散的阻挡作用，从而能减少金属导电材料层的金属向下扩散并使器件的阈值电压保持稳定。
[0023]为解决上述技术问题，本专利技术提供的具有HKMG的PMOS的制造方法中，PMOS的栅极结构形成步骤包括：
[0024]步骤一、形成栅介质层；所述栅介质层中包括高介电常数材料层。
[0025]步骤二、生长P型功函数金属层，生长的所述P型功函数金属层为多晶结构。
[0026]步骤三、对所述P型功函数金属层进行退火处理，所述退火处理使所述P型功函数金属层的多晶结构的晶粒互相结合以减少多晶结构的晶粒数量；通过减少所述P型功函层的多晶结构的晶粒数量来增加对金属导电材料层的金属扩散的阻挡作用。
[0027]步骤四、形成顶部阻挡层。
[0028]步骤五、形成金属导电材料层，由所述栅介质层、所述P型功函数金属层和所述金属导电材料层叠加形成PMOS的栅极结构，采用所述P型功函数金属层和所述顶部阻挡层一起实现对所述金属导电材料层的金属向下扩散的阻挡。
[0029]进一步的改进是，所述P型功函数金属层的材料包括TiN、TaN或TaC。
[0030]进一步的改进是，步骤二中，采用PVD工艺生长所述P型功函金属层；或者，采用ALD工艺生长所述P型功函金属层。
[0031]进一步的改进是，所述退火温度大于所述P型功函数金属层的生长温度，以保证能使所述P型功函数金属层的多晶结构的晶粒之间会产生互相结合。
[0032]进一步的改进是，所述顶部阻挡层为TiN层或为TiN层和Ti层的叠加层。
[0033]进一步的改进是，所述金属导电材料层的材料包括Al。
[0034]进一步的改进是，所述栅介质层中还包括位于所述高介电常数材料层和底部的半导体衬底表面之间的界面层。
[0035]进一步的改进是，在所述高介电常数材料层的表面还形成有底部阻挡层，所述P型功函数金属层形成于所述底部阻挡层表面。
[0036]进一步的改进是，所述PMOS的栅极结构形成于栅极沟槽中，在步骤一之前还包括：
[0037]去除伪栅极结构以形成所述栅极沟槽。
[0038]进一步的改进是，所述高介电常数材料层包括二氧化铪。
[0039]本专利技术在P型功函数金属层生长完成后，增加了一步能使P型功函数金属层的多晶结构晶粒即多晶晶粒互相结合的退火处理，这样就能减少P型功函数金属层的多晶晶粒的数量，由于P型功函金属层的多晶晶粒数量减少后，能使得金属导电材料层的金属如Al的扩散路径减少，也即能增加对金属导电材料层的金属向下扩散的阻挡作用，从而能减少金属导电材料层的金属向下扩散；由于金属导电材料层的金属扩散到P型功函数金属层中后会
影响P型功函数金属层的功函数大小，并从而影响器件的阈值电压，所以，本专利技术通过减少金属导电材料层的金属扩散，能使器件的阈值电压保持稳定。
[0040]另外，本专利技术仅需增加对P型功函数金属层的退火处理即可实现增加对金属扩散的阻挡作用，不需要增加阻挡层的厚度得到的，从而有利于金属栅对栅极沟槽的填充。
附图说明
[0041]下面结合附图和具体实施方式对本专利技术作进一步详细的说明：
[0042]图1是现有具有HKMG的PMOS的制造方法的流程图；
[0043]图2是现有具有HKMG的PMOS的制造方法形成的PMOS的器件结构图；
[0044]图3是本专利技术实施例具有HKMG的PMOS的制造方法的流程图；。
[0045]图4A
‑
图4D是本专利技术实施例具有HKMG的PMOS的制造方法各步骤中的器件结构图；
[0046]图5A是本专利技术实施例具有HKMG的PMOS的制造方法步骤二完成后的P型功函数金属层的照本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有HKMG的PMOS的制造方法，其特征在于，PMOS的栅极结构形成步骤包括：步骤一、形成栅介质层；所述栅介质层中包括高介电常数材料层；步骤二、生长P型功函数金属层，生长的所述P型功函数金属层为多晶结构；步骤三、对所述P型功函数金属层进行退火处理，所述退火处理使所述P型功函数金属层的多晶结构的晶粒互相结合以减少多晶结构的晶粒数量；通过减少所述P型功函层的多晶结构的晶粒数量来增加对金属导电材料层的金属扩散的阻挡作用；步骤四、形成顶部阻挡层；步骤五、形成金属导电材料层，由所述栅介质层、所述P型功函数金属层和所述金属导电材料层叠加形成PMOS的栅极结构，采用所述P型功函数金属层和所述顶部阻挡层一起实现对所述金属导电材料层的金属向下扩散的阻挡。2.如权利要求1所述的具有HKMG的PMOS的制造方法，其特征在于：所述P型功函数金属层的材料包括TiN、TaN或TaC。3.如权利要求2所述的具有HKMG的PMOS的制造方法，其特征在于：步骤二中，采用PVD工艺生长所述P型功函金属层；或者，采用ALD工艺生长所述P型功函金属层。4.如权利要求2所述的具有HK...

【专利技术属性】
技术研发人员：王诗昊，王莎莎，席晓阳，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：