一种显示单元及其数据传输方法技术

本发明专利技术公开一种显示单元及其数据传输方法，属于显示技术领域。该显示单元包括M个显示模组与M个激发器，M个激发器依次进行级联连接，使得激发信号依次流经每一激发器；显示模组包括一接收组件，每一显示模组的接收组件对应连接一激发器，且每一显示模组的接收组件以并联方式连接在同一虚拟数据传输总线上，M为大于1的正整数。本技术方案，其可有效解决现有显示屏拼接方案无法满足子数据流高速传输过程中显示相应视频画面的相关要求的技术问题。程中显示相应视频画面的相关要求的技术问题。程中显示相应视频画面的相关要求的技术问题。

A display unit and its data transmission method

【技术实现步骤摘要】
一种显示单元及其数据传输方法


[0001]本专利技术涉及显示
，特别涉及一种显示单元及其数据传输方法。

技术介绍

[0002]当前要使LED显示屏具备更高的显示分辨率，通常采用拼屏方案来实现，即将多个低分辨率的屏拼接成一个大屏，如将4个1080P的屏拼接成一个2K屏，其尺寸变大，而分辨率也会变大。常用的拼屏方案具体如下：显示系统通过多个显示屏拼接而成，显示视频时，通过一个视频分配器按照各个显示屏的位置关系，将视频源分割成多个部分，并同步分别传输给各个显示屏。由于数据的密度与像素分辨率息息相关，1080P、2K、4K或者8K，其数据量是以指数形式递进的。随着显示屏的像素密度逐步升高，屏内数据传输也在逐渐增大，可以预见的，为了满足更高形式的显示质量，以千兆网线进行数据传输将导致屏内网线数量众多，甚至限制了显示屏的进一步发展，业内为此又提出了一种新的拼屏方案。该拼屏方案具体如下：显示系统通过多个显示屏拼接而成，每个显示屏中又包含了数据提取模块、驱动模块和显示模块。显示系统该包括多个级联在一起的视频分配器，显示视频时，按照多个显示屏的分组来分割显示数据，并将分割后的显示数据分别提供给每一显示屏。数据提取模块会将经由显示屏显示过的显示数据子部分做标记，被标记后的显示数据子部分不被下游的显示屏使用，故在传输过程中就节省了被标记部分所占用的数据空间，即在主传输路径中，所传输的数据内容因为逐级被无效标记，用于显示的数据内容逐级减小，到了最后一个视频分配器时，其接受到的数据中被标记为有效的数据仅刚好为最后一部分的数据内容。这种拼屏方案的优势在于，通过对所传输数据内容的逐级化简，来减小视频数据对传输信道的占用，在相同带宽的前提下，能够以最少的成本传输同样信息量的数据。然而这也带来了一定的局限性：（1）数据传输路径上遵循先后次序，在第一显示屏读取并标记后，才递进到第二显示屏，而对于整屏的若干块显示屏来说，就涉及一个同步显示的问题，多个显示屏要在这一传输基础上实现同步显示，就需要等最后一块显示屏读取完其模块数据后，才能更新整屏的画面，使得画面同步显示。这一时间虽然不长，但是在屏体刷新率越高的时候，对屏体的限制就越明显。（2）模块级联意味着上一模块的故障同样会导致下一模块无法正常工作，常见的故障包括显示屏未识别导致的显示错位，数据传输中断导致的黑屏等，通过拼接组成的LED显示屏所采用的数据传输方式通常为级联形式，这就意味着数据传输的路径单一，任意一点故障都会直接影响整屏效果。（3）数据分割形式属于主动分割，通过数据标记和标记读取，将数据分割为若干份。主动式的数据分割会占据屏体系统的一部分算力，同一刷新下主动式分割需要在当前显示屏读取完后，才能为下一显示屏所用，其效率较低。这些局限性在显示屏所应用的数据较少时，并不会影响显示屏的效果，但在加载更高分辨率，更多动态或静态特效，修正算法时，在其传输数据量增高时，这些局限性都会成为发展瓶颈。
[0003]除此之外，显示屏亦由多个显示模组拼接而成，而显示模组是无法直接读取高速数据的，因而，在高分辨率的显示系统中，当主数据流及子数据流均以高速信号进行传输
时，现有显示屏拼接方案是无法满足子数据流高速传输过程中显示相应视频画面的相关要求的。
技术实现思路
本专利技术的主要目的在于提出一种显示单元及其数据传输方法，其旨在解决现有显示屏拼接方案无法满足子数据流高速传输过程中显示相应视频画面的相关要求的技术问题。
[0004]为实现上述目的，本专利技术实施例提出一种显示单元，所述显示单元包括M个显示模组与M个激发器，所述M个激发器依次进行级联连接，使得激发信号依次流经每一所述激发器；所述显示模组包括一接收组件，每一所述显示模组的所述接收组件对应连接一所述激发器，且每一所述显示模组的所述接收组件以并联方式连接在同一虚拟数据传输总线上，M为大于1的正整数。
[0005]可选地，所述接收组件包括锁存模块、驱动芯片、增速模块以及降速模块，所述锁存模块分别连接所述驱动芯片、所述增速模块、所述降速模块以及相应的所述激发器，且每一所述显示模组的所述接收组件通过所述降速模块连接上一所述显示模组的所述接收组件的所述增速模块，每一所述显示模组的所述接收组件通过所述增速模块连接下一所述显示模组的所述接收组件的所述降速模块，以在所述M个显示模组形成所述虚拟传输总线。
[0006]可选地，所述M个激发器根据级联顺序依次排序，所述第一个激发器连接视频分配器，以接入所述激发信号，与所述第一个激发器连接的所述接收组件的所述降速模块连接所述视频分配器，以接入子数据流。
[0007]可选地，所述降速模块将所述子数据流由LVDS（Low
‑
Voltage Differential Signaling，低电压差分信号）高速数据降低为TTL（逻辑门电路）低速数据，以传输至所述显示模组内，所述增速模块将模组内的TTL低速数据增速为LVDS高速数据，以传输给下一所述显示模组。
[0008]此外，为实现上述目的，本专利技术实施例还提出一种显示单元的数据传输方法，基于上述的显示单元，所述数据传输方法包括以下步骤：分别读取相应的视频分配器同步发送过来的子数据流及激发信号；通过所述激发信号依次流经每一所述激发器，逐一激活相应的所述显示模组，以显示所述子数据流所记载的视频画面。
[0009]可选地，所述读取相应的视频分配器同步发送过来的子数据流的步骤具体包括：根据显示单元的自身参数向相应的所述视频分配器发送子数据流请求，以根据所述子数据流请求，通过时钟信号计数来控制数据读取的开始时间与数据读取的结束时间，同步在相应的所述视频分配器的主数据流中划分出相应的子数据流并读取。
[0010]可选地，所述显示屏的自身参数包括所述显示屏的显示尺寸与所述显示屏所在位置。
[0011]可选地，所述子数据流请求包括子数据流的起点、子数据流的长度以及子数据流的终点中的任意组合。
[0012]可选地，所述通过所述激发信号依次流经每一所述激发器，逐一激活相应的所述显示模组，以显示所述子数据流所记载的视频画面的步骤包括：当一所述激发器接收到所述激发信号，激活与所述激发器连接的所述显示模组，以通过所述显示模组在所述子数据流中锁存相应部分的显示数据来显示所述视频画面的相应部分。
[0013]可选地，所述显示模组在所述子数据流中锁存相应部分的显示数据来显示所述视频画面的相应部分的步骤具体包括：所述显示模组通过将激发器的激发条件、锁存模块的工作计时、驱动芯片的返回值以及视频分配器的工作条件中的任意一种或任意几种作为计时的条件，控制数据传输的时长，以在所述子数据流中锁存相应部分的显示数据来显示所述视频画面的相应部分。
[0014]本专利技术提供的显示单元及其数据传输方法，其显示单元包括M个显示模组与M个激发器，M个激发器依次进行级联连接，使得激发信号依次流经每一激发器；显示模组包括一接收组件，每一显示模组的所述接收组件对应连接一激发器，且每一显示模组的接收组件以并联方式连接在同一虚拟数据传输总线上，M为大于1的正整数。这样一来，当其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示单元，其特征在于，所述显示单元包括M个显示模组与M个激发器，所述M个激发器依次进行级联连接，使得激发信号依次流经每一所述激发器；所述显示模组包括一接收组件，每一所述显示模组的所述接收组件对应连接一所述激发器，且每一所述显示模组的所述接收组件以并联方式连接在同一虚拟数据传输总线上，M为大于1的正整数。2.根据权利要求1所述的显示单元，其特征在于，所述接收组件包括锁存模块、驱动芯片、增速模块以及降速模块，所述锁存模块分别连接所述驱动芯片、所述增速模块、所述降速模块以及相应的所述激发器，且每一所述显示模组的所述接收组件通过所述降速模块连接上一所述显示模组的所述接收组件的所述增速模块，每一所述显示模组的所述接收组件通过所述增速模块连接下一所述显示模组的所述接收组件的所述降速模块，以在所述M个显示模组形成所述虚拟传输总线。3.根据权利要求2所述的显示单元，其特征在于，所述M个激发器根据级联顺序依次排序，所述第一个激发器连接视频分配器，以接入所述激发信号，与所述第一个激发器连接的所述接收组件的所述降速模块连接所述视频分配器，以接入子数据流。4.根据权利要求3所述的显示单元，其特征在于，所述降速模块将所述子数据流由LVDS高速数据降低为TTL低速数据，以传输至所述显示模组内，所述增速模块将模组内的TTL低速数据增速为LVDS高速数据，以传输给下一所述显示模组。5.一种显示单元的数据传输方法，基于如权利要要求1
‑
4任一项所述的显示系统屏，其特征在于，所述数据传输方法包括以下步骤：分别读取相应的视频分配器同步发送过来的子数据流及激发信号；通过所述...

【专利技术属性】
技术研发人员：王朝，朱卫强，
申请(专利权)人：深圳市洲明科技股份有限公司，
类型：发明
国别省市：