一种积分器电路制造技术

本发明专利技术公开了一种积分器电路，包括：采样模块、反馈模块、积分模块和放大器，放大器包括放大模块和偏置模块；采样模块分别与放大模块和偏置模块连接，采样模块用于采集输入信号；反馈模块分别与放大模块和偏置模块连接，反馈模块用于为放大模块提供反馈信号；积分模块与放大模块连接，积分模块用于生成矩形波信号；放大模块分别与采样模块、反馈模块、积分模块和偏置模块连接，放大模块用于将输入信号放大；偏置模块分别与采样模块、反馈模块和放大模块连接，偏置模块用于为放大模块提供偏置电压。本发明专利技术的积分器电路通过将放大器分为放大模块和偏置模块，偏置为放大模块提供偏置电压，使得反馈模块和采样模块中的开关容易导通。通。通。

【技术实现步骤摘要】
一种积分器电路


[0001]本专利技术属于电子电路
，更具体地，涉及一种积分器电路。

技术介绍

[0002]积分器电路是电子技术中最常用的一种电路，通常积分器可使用开关电容电路实现。
[0003]图1是一个双采样的第一级积分器结构。Cs为采样电容，Cint为积分电容，Cdac为反馈电容。Cs/Cdac电容左侧的开关为CMOS传输门，可以接受宽范围的输入电压。Cs/Cdac右手侧的开关为NMOS开关，VCM电压和Amp_p/Amp_n电压基本相同且稳定。
[0004]对于模拟数字转换器来说，设计选择的工艺多包含两种电压器件，例如1.8V/5V工艺或1.8V/3V工艺。即工艺同时提供1.8V和5V器件，或者1.8V和3V器件。这样模拟接口可以做到尽量宽的电压范围，同时数字电路可以使用低压器件减小功耗面积。以5V为例，假如系统只有单电源供电，且电源电压变化范围较大比如2.2V～5V，这会给图1中的积分器带来困难。图1中的开关都是5V，在低压供电时，开关导通阻抗在中间电平时会变得很大，导致开启困难。
[0005]对于左手侧的CMOS传输门，可以使用背栅驱动(Back
‑
gate driven)减小导通阻抗。但是右手侧开关为关键采样开关，背栅驱动方法不适合。由于背栅效应，在中间电压时，NMOS的阈值电压(Vth)变大，接近VDD/2，开关导通困难。
[0006]因此，特别需要一种导通容易的积分器电路。

技术实现思路

[0007]本专利技术的目的是提出一种导通容易的积分器电路。
[0008]为了实现上述目的，本专利技术提供一种积分器电路，包括：采样模块、反馈模块、积分模块和放大器，所述放大器包括放大模块和偏置模块；所述采样模块分别与所述放大模块和偏置模块连接，所述采样模块用于采集输入信号；所述反馈模块分别与所述放大模块和偏置模块连接，所述反馈模块用于为放大模块提供反馈信号；所述积分模块与所述放大模块连接，所述积分模块用于生成矩形波信号；所述放大模块分别与所述采样模块、反馈模块、积分模块和偏置模块连接，所述放大模块用于将输入信号放大；所述偏置模块分别与所述采样模块、反馈模块和放大模块连接，所述偏置模块用于为所述放大模块提供偏置电压。
[0009]优选的，所述放大模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述第一NMOS管的栅极与第一偏置电压连接，所述第一NMOS管的源极与电源负极连接，所述第一NMOS管的漏极与所述第二NMOS管的源极和第三NMOS管的源极连接；所述第二NMOS管的栅极分别与采样模块、反馈模块和积分模块连接，所述第二NMOS管的源极分别与第三NMOS管的源极和第一NMOS管的漏极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接；所述第三NMOS管的栅极分别与采样模块、反馈模块和积分模块连接，所述第三NMOS管的源极分别与第二NMOS管
的源极和第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第五NMOS管的源极连接；所述第四NMOS管的栅极与所述第五NMOS管的栅极连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极与第一PMOS管的漏极连接；所述第五NMOS管的栅极与所述第四NMOS管的栅极连接，所述第五NMOS管的源极与所述第三NMOS管的漏极连接，所述第五NMOS管的漏极与第二PMOS管的漏极连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的源极与所述第三PMOS管的漏极连接，所述第一PMOS管的漏极与第四NMOS管的漏极连接；所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的源极与所述第四PMOS管的漏极连接，所述第二PMOS管的漏极与第五NMOS管的漏极连接；所述第三PMOS管的栅极与第二偏置电压连接，所述第三PMOS管的漏极与所述第一PMOS管的源极连接，所述第三PMOS管的源极与电源正极连接；所述第四PMOS管的栅极与第二偏置电压连接，所述第四PMOS管的漏极与所述第二PMOS管的源极连接，所述第四PMOS管的源极与电源正极连接。
[0010]优选的，所述第一PMOS管的漏极与第四NMOS管的漏极连接之处为放大模块的负极输出，所述第二PMOS管的漏极与第五NMOS管的漏极连接之处为放大模块的正极输出。
[0011]优选的，所述偏置模块包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第五PMOS管；所述第六NMOS管的栅极与其漏极和第八NMOS管的源极连接，所述第六NMOS管的漏极分别与其栅极和第八NMOS管的源极连接，所述第六NMOS管的源极与电源负极连接；所述第七NMOS管的栅极与其漏极和第九NMOS管的源极连接，所述第七NMOS管的漏极分别与其栅极、第九NMOS管的源极、采样模块和反馈模块连接，所述第七NMOS管的源极与电源负极连接；所述第八NMOS管的栅极与其漏极、第九NMOS管的栅极和第五PMOS管的漏极连接，所述第八NMOS管的漏极与其栅极、第九NMOS管的栅极和第五PMOS管的漏极连接，所述第八NMOS管的源极与所述第六NMOS管的栅极、漏极连接；所述第九NMOS管的栅极与第八NMOS管的漏极、栅极和第五PMOS管的漏极连接，所述第九NMOS管的漏极与电源正极连接，所述第九NMOS管的源极分别与所述第七NMOS管的栅极、漏极、采样模块和反馈模块连接；第五PMOS管的栅极与第二偏置电压连接，第五PMOS管的漏极与所述第九NMOS管的栅极、第八NMOS管的漏极、栅极连接，第五PMOS管的源极与电源正极连接。
[0012]优选的，所述采样模块包括第一电容、第二电容、第一传输门开关、第二传输门开关、第三传输门开关、第四传输门开关、第一采样开关、第二采样开关、第三采样开关和第四采样开关；所述第一传输门开关的一端分别与输入正极和第三传输门的一端连接，所述第一传输门开关的另一端分别与第二传输门的一端和第一电容的一端连接；所述第二传输门开关的另一端分别与输入负极和第四传输门的另一端连接，所述第二传输门开关的一端分别与第一传输门的另一端和第一电容的一端连接；所述第一电容的一端分别与所述第二传输门开关的一端和第一传输门的另一端连接，所述第一电容的另一端分别与所述第一采样开关的一端和第二采样开关的一端连接；所述第一采样开关的一端分别与所述第一电容的另一端和第二采样开关的一端连接，所述第一采样开关的另一端分别与反馈模块、积分模块和第二NMOS管的栅极连接；所述第二采样开关的一端分别与所述第一电容的另一端和第一采样开关的一端连接，所述第二采样开关的另一端分别与反馈模块、所述第九NMOS管的源极分别与所述第七NMOS管的栅极连接；所述第三传输门开关的一端分别与输入正极和第一传输门的一端连接，所述第三传输门开关的另一端分别与第四传输门的一端和第二电容
的一端连接；所述第四传输门开关的另一端分别与输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种积分器电路，其特征在于，包括：采样模块、反馈模块、积分模块和放大器，所述放大器包括放大模块和偏置模块；所述采样模块分别与所述放大模块和偏置模块连接，所述采样模块用于采集输入信号；所述反馈模块分别与所述放大模块和偏置模块连接，所述反馈模块用于为放大模块提供反馈信号；所述积分模块与所述放大模块连接，所述积分模块用于生成矩形波信号；所述放大模块分别与所述采样模块、反馈模块、积分模块和偏置模块连接，所述放大模块用于将输入信号放大；所述偏置模块分别与所述采样模块、反馈模块和放大模块连接，所述偏置模块用于为所述放大模块提供偏置电压。2.根据权利要求1所述的积分器电路，其特征在于，所述放大模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述第一NMOS管的栅极与第一偏置电压连接，所述第一NMOS管的源极与电源负极连接，所述第一NMOS管的漏极与所述第二NMOS管的源极和第三NMOS管的源极连接；所述第二NMOS管的栅极分别与采样模块、反馈模块和积分模块连接，所述第二NMOS管的源极分别与第三NMOS管的源极和第一NMOS管的漏极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接；所述第三NMOS管的栅极分别与采样模块、反馈模块和积分模块连接，所述第三NMOS管的源极分别与第二NMOS管的源极和第一NMOS管的漏极连接，所述第三NMOS管的漏极与所述第五NMOS管的源极连接；所述第四NMOS管的栅极与所述第五NMOS管的栅极连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的漏极与第一PMOS管的漏极连接；所述第五NMOS管的栅极与所述第四NMOS管的栅极连接，所述第五NMOS管的源极与所述第三NMOS管的漏极连接，所述第五NMOS管的漏极与第二PMOS管的漏极连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的源极与所述第三PMOS管的漏极连接，所述第一PMOS管的漏极与第四NMOS管的漏极连接；所述第二PMOS管的栅极与所述第一PMOS管的栅极连接，所述第二PMOS管的源极与所述第四PMOS管的漏极连接，所述第二PMOS管的漏极与第五NMOS管的漏极连接；所述第三PMOS管的栅极与第二偏置电压连接，所述第三PMOS管的漏极与所述第一PMOS管的源极连接，所述第三PMOS管的源极与电源正极连接；所述第四PMOS管的栅极与第二偏置电压连接，所述第四PMOS管的漏极与所述第二PMOS管的源极连接，所述第四PMOS管的源极与电源正极连接。3.根据权利要求2所述的积分器电路，其特征在于，所述第一PMOS管的漏极与第四NMOS管的漏极连接之处为放大模块的负极输出，所述第二PMOS管的漏极与第五NMOS管的漏极连接之处为放大模块的正极输出。4.根据权利要求3所述的积分器电路，其特征在于，所述偏置模块包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第五PMOS管；
所述第六NMOS管的栅极与其漏极和第八NMOS管的源极连接，所述第六NMOS管的漏极分别与其栅极和第八NMOS管的源极连接，所述第六NMOS管的源极与电源负极连接；所述第七NMOS管的栅极与其漏极和第九NMOS管的源极连接，所述第七NMOS管的漏极分别与其栅极、第九NMOS管的源极、采样模块和反馈模块连接，所述第七NMOS管的源极与电源负极连接；所述第八NMOS管的栅极与其漏极、第九NMOS管的栅极和第五PMOS管的漏极连接，所述第八NMOS管的漏极与其栅极、第九NMOS管的栅极和第五PMOS管的漏极连接，所述第八NMOS管的源极与所述第六NMOS管的栅极、漏极连接；所述第九NMOS管的栅极与第八NMOS管的漏极、栅极和第五PMOS管的漏极连接，所述第九NMOS管的漏极与电源正极连接，所述第九NMOS管的源极分别与所述第七NMOS管的栅极、漏极、采样模块和反馈模块连接；第五PMOS管的栅极与第二偏置电压连接，第五PMOS管的漏极与所述第九NMOS管的栅极、第八NMOS管的漏极、栅极连接，第五PMOS管的源极与电源正极连接。5.根据权利要求4所述的积分器电路，其特征在于，所述采样模块包括第一电容、第二电容、第一传输门开关、第二传输门开关、第三传输门开关、第四传输门开关、第一采样开关、第二采样开关、第三采样开关和第四采样开关；所述第一传输门开关的一端分别与输入正极和第三传输门的一端连接，所述第一传输门开关的另一端分别与第二传输门的一端和第一电容的一端连接；所述第二传输门开关的另一端分别与输入负极和第四传输门的另一端连接，所述第二传输门开关的一端分别与第一传输门的另一端和第一电容的一端连接；所述第一电容的一端分别与...

【专利技术属性】
技术研发人员：王汉卿，李雪民，梅恒芳，
申请(专利权)人：苏州领慧立芯科技有限公司，
类型：发明
国别省市：