使用多电平信号传输的高带宽存储系统技术方案

一种高带宽存储系统包括：主板以及耦接到所述主板的半导体封装件。所述半导体封装件包括：封装基板，所述封装基板安装在所述主板上并且包括提供通道的信号线；第一半导体装置，所述第一半导体装置安装在所述封装基板上并且包括第一物理层(PHY)电路；以及第二半导体装置，所述第二半导体装置安装在所述封装基板上并且包括第二PHY电路。所述第一半导体装置和所述第二半导体装置通过所述通道彼此交换数据信号，所述数据信号是具有M个电平的多电平信号，其中，M是大于2的自然数，并且第一PHY电路通过执行数字信号处理来补偿所述通道的失真并补偿所述通道之间的失配。失真并补偿所述通道之间的失配。失真并补偿所述通道之间的失配。

【技术实现步骤摘要】
使用多电平信号传输的高带宽存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月26日在韩国知识产权局提交的第10
‑
2021
‑
0010520号韩国专利申请的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思的示例实施例涉及一种使用多电平信号传输(multilevel signaling)的高带宽存储系统。

技术介绍

[0004]高带宽存储器(HBM)包括缓冲裸片(buffer die)和堆叠在缓冲裸片上的多个存储裸片。缓冲裸片和多个存储裸片通过硅通路(TSV)和微凸块彼此电连接。
[0005]诸如图形处理单元(GPU)和HBM的逻辑芯片可以集成在硅中介件(interposer)上并实现为单个封装件。因此，可以显著减小逻辑芯片和HBM之间的距离，并且可以增加传输速度。
[0006]中介件是指当由微处理制造的半导体芯片的输入/输出焊盘之间的间隙与诸如PCB的封装基板的输入/输出焊盘之间的间隙彼此失配时，另外插置在半导体芯片和封装基板之间的微电路板。中介件具有多层布线结构以重新分布半导体芯片的输入和输出。
[0007]在多电平信号中，每个电压电平表示一个或更多个数据位。尽管与二进制信号相比，多电平信号的数据速率增加，但由于电压电平间隔窄，所以信号可能失真或丢失。

技术实现思路

[0008]示例实施例提供了一种高带宽存储系统，在高带宽存储系统中数字信号处理功能被安装在缓冲裸片上，并且在没有中介件的情况下使用多电平信号传输进行通信。
[0009]根据示例实施例，一种高带宽存储系统包括：主板以及耦接到所述主板的半导体封装件。所述半导体封装件包括：封装基板，所述封装基板安装在所述主板上并且包括提供通道的信号线；第一半导体装置，所述第一半导体装置安装在所述封装基板上并且包括第一物理层(PHY)电路；以及第二半导体装置，所述第二半导体装置安装在所述封装基板上并且包括第二PHY电路。所述第一半导体装置和所述第二半导体装置通过所述通道彼此交换数据信号，所述数据信号是具有M个电平的多电平信号，其中，M是大于2的自然数，并且第一PHY电路通过执行数字信号处理来补偿所述通道的失真并补偿所述通道之间的失配。
[0010]根据示例实施例，一种高带宽存储系统包括：封装基板，所述封装基板包括提供通道的信号线；至少一个第一半导体装置，所述至少一个第一半导体装置包括缓冲裸片和堆叠在所述缓冲裸片上的存储裸片；第二半导体装置，所述第二半导体装置通过所述通道与所述第一半导体装置交换数据信号；以及连接端子，所述连接端子将所述至少一个第一半导体装置和所述第二半导体装置直接连接到所述封装基板。所述数据信号是具有M个电平的多电平信号，其中，M是大于2的自然数，并且所述至少一个第一半导体装置补偿所述通道
的失真并且补偿所述通道之间的失配。
[0011]根据示例实施例，一种高带宽存储系统包括：缓冲裸片，所述缓冲裸片包括发送电路和接收电路，所述发送电路和所述接收电路通过封装基板的通道与处理器交换数据信号，其中，所述数据信号是具有M个电平的多电平信号，并且M是大于2的自然数；以及存储裸片，所述存储裸片堆叠在所述缓冲裸片上并通过贯穿电极连接到所述缓冲裸片。所述缓冲裸片的所述接收电路包括：模数转换器(ADC)，所述ADC对应于所述通道，并且将通过所述通道接收的所述多电平信号转换为数字信号；第一补偿电路，所述第一补偿电路补偿所述通道的失真并补偿所述通道之间的失配；解码器，所述解码器将所述数字信号转换为二进制信号；以及驱动器，所述驱动器将所述二进制信号输出到所述贯穿电极。
附图说明
[0012]通过参照附图详细描述本专利技术构思的示例实施例，本专利技术构思的上述和其他特征将变得更加明显，在附图中：
[0013]图1是根据比较示例的高带宽存储系统的截面图；
[0014]图2是根据本专利技术构思的示例实施例的高带宽存储系统的截面图；
[0015]图3是根据示例实施例的存储系统的示意图；
[0016]图4和图5是示出根据示例实施例的多电平信号的图；
[0017]图6示出了根据示例实施例的半导体装置的接收电路；
[0018]图7示出了根据示例实施例的第一补偿电路；
[0019]图8示出了根据示例实施例的半导体装置的发送电路；
[0020]图9示出了根据示例实施例的第二补偿电路；
[0021]图10示出了根据示例实施例的高带宽存储系统。
具体实施方式
[0022]在下文中将参照附图更全面地描述本专利技术构思的示例实施例。在整个附图中，相似的附图标记可以指相似的元素。
[0023]将理解的是，这里使用术语“第一”、“第二”、“第三”等将一个元素与另一个元素区分开，并且元素不受这些术语的限制。因此，示例实施例中的“第一”元素可以在另一示例实施例中被描述为“第二”元素。
[0024]应当理解的是，除非上下文另有明确说明，否则对每个示例实施例内的特征或方面的描述通常应当被认为可用于其他示例实施例中的其他类似特征或方面。
[0025]为了易于描述，这里可以使用空间相对术语(诸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等)来描述如附图中所示的一个元件或特征与其他元件或多个元件或特征的关系。还将理解的是，除了附图中描绘的取向之外，空间相对术语旨在涵盖装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，示例性术语“下方”和“下面”可以涵盖上方和下方的两种取向。
[0026]将理解的是，当诸如膜、区域、层或元件的部件被称为“在”另一部件“上”，“连接到”、“结合到”或“相邻于”另一部件时，它可以直接在另一部件上，直接连接到、直接结合到
或直接相邻于另一部件，或者可以存在中间部件。还将理解的是，当部件被称为在两个部件“之间”时，它可以是所述两个部件之间的唯一部件，或者也可以存在一个或更多个中间部件。还将理解的是，当部件被称为“覆盖”另一部件时，它可以是覆盖所述另一部件的唯一部件，或者一个或更多个中间部件也可以覆盖所述另一部件。用于描述部件之间的关系的其他词语应当以类似的方式解释。
[0027]在本说明书中，“通道”指用来在第一半导体装置与第二半导体装置之间交换数据的输入/输出路径，该通道也可以由半导体装置的布线层和基底的信号线提供。
[0028]图1是根据比较示例的高带宽存储系统的截面图。
[0029]参照图1，高带宽存储系统100可以包括第一半导体装置110、第二半导体装置120、中介件130、封装基板150和主板170。
[0030]第一半导体装置110可以是存储封装件。例如，第一半导体装置110可以是高带宽存储器(HBM)。第二半导体装置120可以是处理器(或主机)，诸如，中央处理单元(CPU)、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高带宽存储系统，包括：主板；以及半导体封装件，所述半导体封装件耦接到所述主板，其中，所述半导体封装件包括：封装基板，所述封装基板安装在所述主板上并且包括提供通道的信号线；第一半导体装置，所述第一半导体装置安装在所述封装基板上并且包括第一PHY电路，所述PHY即物理层；和第二半导体装置，所述第二半导体装置安装在所述封装基板上并且包括第二PHY电路，其中，所述第一半导体装置和所述第二半导体装置通过所述通道彼此交换数据信号，所述数据信号是具有M个电平的多电平信号，其中，M是大于2的自然数，并且所述第一PHY电路通过执行数字信号处理来补偿所述通道的失真并补偿所述通道之间的失配。2.根据权利要求1所述的高带宽存储系统，其中，所述第一半导体装置包括堆叠在所述封装基板上的缓冲裸片和至少一个存储裸片，其中，所述缓冲裸片包括所述第一PHY电路。3.根据权利要求2所述的高带宽存储系统，其中，所述第一PHY电路包括：ADC，所述ADC对应于所述通道，其中，所述ADC将从所述第二半导体装置接收的所述数据信号转换为数字信号，所述ADC即模数转换器；第一补偿电路，所述第一补偿电路补偿所述通道的失真并补偿所述通道之间的失配；以及解码器，所述解码器将所述数字信号转换为二进制信号。4.根据权利要求3所述的高带宽存储系统，其中，所述第一补偿电路包括去除所述数据信号的符号间干扰的均衡器。5.根据权利要求3所述的高带宽存储系统，其中，所述第一补偿电路包括第一失配补偿电路，所述第一失配补偿电路补偿所述通道之间的时序偏斜失配、所述通道之间的偏移失配和所述通道之间的增益失配。6.根据权利要求3所述的高带宽存储系统，其中，所述第一补偿电路包括时钟和数据恢复电路，所述时钟和数据恢复电路使用所述数字信号和内部时钟信号来恢复数据以及与所述数据同步的时钟。7.根据权利要求6所述的高带宽存储系统，其中，所述时钟和数据恢复电路将与所述数据同步的所述时钟输出到所述ADC，并且基于与所述数据同步的所述时钟来补偿所述通道之间的采样时序失配。8.根据权利要求1所述的高带宽存储系统，其中，所述第一PHY电路包括：编码器，所述编码器将二进制信号转换为所述多电平信号；补偿电路，所述补偿电路补偿要发送所述多电平信号的所述通道的失真，并补偿所述通道之间的失配；以及数模转换器，所述数模转换器对应于所述通道，并且将所述多电平信号转换为模拟信号，
其中，所述模拟信号通过所述通道被发送到所述第二半导体装置。9.根据权利要求8所述的高带宽存储系统，其中，所述补偿电路包括预编码电路，所述预编码电路对数据进行预编码并将数据模式转换为另一模式。10.根据权利要求8所述的高带宽存储系统，其中，所述补偿电路包括失配补偿电路，所述失配补偿电路补偿要发送所述多电平信号的所述通道之间的时序偏斜失配、所述通道之间的偏移失配和所述通道之间的增益失配。11.一种高带宽存储系统，包括：封装基板，所述封装基板包括提供通道的信号线；至少一个第一半导体装置，所述至少一个第一半导体装置包括缓冲裸片和堆叠在所述缓冲裸片上的存储裸片；第二半导体装置，所述第二半导体装置通过所述通道与所述第一半导体装置交换数据信号；以及连接端子，所述连接端子将所述至少一个第一半导体装置和所述第二半导体装置直接连接到所述封装基板，其中，所述数据信号是具有M个电平的多电平信号，其中，M是大于2的自然数，并且所述至少一个第一半导体装置补偿所述通道的失真并且补偿所述通道之间的失配。12.根据权...

【专利技术属性】
技术研发人员：禹柄硕，薛昶圭，朴喆民，李受哲，朴赞益，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：