单次可编程存储器架构中的自锁存感测时序制造技术

本发明专利技术涉及一种单次可编程存储器架构中的自锁存感测时序。可编程存储器(19)包含自锁存读取数据路径。感测放大器(28)感测位线处的电压电平，所述位线传送在其相关联的列中的所选择的存储器单元(32)的数据状态。耦合到所述感测放大器(28)的输出的数据锁存器(30)传递所述感测到的数据状态。提供在所述读取数据路径中接收所述数据锁存器(30)的输出的设置复位逻辑(34)，且所述设置复位逻辑(34)响应于所述数据状态在读取循环中的转变锁存所述数据锁存器(30)并将其与所述感测放大器(28)隔离。所述设置复位逻辑(34)在下一读取循环的开始处使所述数据锁存器(30)复位。在一些实施例中，提供定时器(27)，使得所述锁存器(30)在其中无数据转变发生的较长读取循环中在超时周期之后被复位。期之后被复位。期之后被复位。

Self latching sensing timing in single programmable memory architecture

【技术实现步骤摘要】
单次可编程存储器架构中的自锁存感测时序
[0001]分案申请的相关信息
[0002]本申请是申请日为2016年12月16日，申请号为“201611168426.3”，专利技术名称为“单次可编程存储器架构中的自锁存感测时序”的专利技术专利申请的分案申请。
[0003]相关申请案的交叉参考
[0004]本申请案根据35 U.S.C.
§
119(e)主张2015年12月18日申请的第62/269,737号临时申请案的优先权，所述临时申请案以引用方式并入本文中。
[0005]关于联邦政府资助的研究或开发的声明
[0006]不适用。


[0007]本专利技术涉及固态存储器的领域。更具体来说，本专利技术的实施例涉及对单次可编程非易失性存储器中所存储的数据状态的感测。

技术介绍

[0008]非易失性固态读取/写入存储器装置在许多现代电子系统中是常见的，尤其是在便携式电子装置及系统中。常规类型的非易失性固态存储器装置包含被称为电可编程只读存储器(EPROM)装置的存储器装置。现代EPROM存储器单元包含存储数据状态的一或多个“浮动栅极”晶体管。在一般意义上，通过施加偏压来对这些浮动栅极晶体管进行“编程”，所述偏压使电洞或电子隧穿或通过较薄电介质膜被注入到作为晶体管的浮动栅极的电隔离的晶体管栅极元件上。与在浮动栅极上未俘获电荷的情况下的阈值电压相比，浮动栅极上所俘获的此电荷将调制存储器单元晶体管的表观阈值电压。可通过在正常晶体管偏置条件下感测经编程的状态与未经编程的状态之间的源极
‑
漏极传导的所得差值来检测阈值电压的此差值。一些EPROM装置是“可擦除的”，其中：可(例如)通过将存储器单元曝露到紫外光(此类存储器被称为“UV EPROM”)或通过施加实现来自浮动栅极的电荷的隧穿的特定电偏置条件(此类存储器被称为电可擦除或电可更改，即，分别是EEPROM或EAPROM)从浮动栅极移除所俘获的电荷。通常由EEPROM存储器阵列实现“快闪”存储器装置，其中擦除操作被同时施加于存储器单元的“块”。
[0009]因为现代EPROM及EEPROM功能的方便性及效率，现在通常将非易失性存储器阵列嵌入于较大型的集成电路内，例如现代复杂微处理器、数字信号处理器及其它大型逻辑电路。此类嵌入式非易失性存储器可用作存储可由处理器执行的软件例程的非易失性程序存储器，且也可用作非易失性数据存储装置。在更小规模上，非易失性存储器单元可实现控制寄存器，可通过所述控制寄存器配置较大型的逻辑电路，或可将其用于在电测量之后“修整”模拟电平。
[0010]如所属领域已知，“单次可编程”(“OTP”)存储器也是流行的，尤其是在如上所述的嵌入式非易失性存储器应用中。OTP存储器的存储器单元与UV EPROM单元类似或相同地构造，且因而其不可被电擦除。但当安装于不具有窗(存储器可通过所述窗被曝露于紫外光)
的不透明封装中时，UV EPROM单元可被编程一次，且仅可被编程一次。在嵌入式应用中，OTP存储器可用于存储待由嵌入式微控制器或微处理器执行的程序代码。
[0011]在任何类型的固态半导体存储器中，读取操作的数据路径时序在存储器装置的性能中是关键的。作为所属领域的基础，通常通过根据行地址选择阵列中的一行单元、将那些单元中的每一者中的存储装置耦合到对应的位线以根据其对应的单元中所存储的数据状态在每一位线上建立电压或电流，对常规OTP及其它固态存储器中的存储器单元进行存取。感测放大器感测位线的状态以确定所存取的单元的数据状态，且接着，锁存感测到的这些数据状态并沿着存储器的输出数据路径传送所述数据状态。必须在变化的电压及温度条件下、在制造参数的变化的情况下及在存在系统噪声的情况下维持对所存储的存储器单元状态的准确感测。如所属领域已知，取决于读取电路中的时序精度的读取操作的噪声容限在很大程度上确定用于提供必要的读取电流所需的最小存储器单元大小，且因此确定每单元“芯片”面积中以位为单位的存储器密度。
[0012]感测电路的此精度在很大程度上归因于感测放大器以其进行操作以放大及锁存由位线信号所表示的数据状态的时序。在每一循环中，在允许将位线电平放大及锁存为从所存取的存储器单元读取的数据状态之前，必须提供时间以允许所存取的单元在那些位线上产生电压或电流。一方面，如果在循环中过早锁存数据，那么在已完全产生位线信号之前，所读取的数据易受来自噪声的误差影响。另一方面，比可靠感测所需更晚锁存数据将过度地延长读取循环时间，且因此限制装置的性能。
[0013]已观察到，在现代存储器架构中优化读取循环的数据路径时序可为相当困难的。用于设置读取路径时序的一种常规技术是从选通(gate)字线驱动器的行启用控制信号产生感测放大器启用信号，但运用延迟元件(例如，逻辑反相器链)在所选择的字线的驱动之后在启用感测放大器或锁存感测到的数据之前建立所期望的延迟时间。然而，已观察到，存储器单元晶体管的构造及因此电特性通常不同于组成延迟元件的逻辑晶体管的的构造及电特性。显著的装置不匹配连同这些最小大小单元晶体管的装置行为的局部变化一起可导致使将额外设计容限(即，字线驱动与感测放大器启用信号之间的延长的延迟)构建到时序电路中成为必要。此额外容限不利地影响读取循环时间。
[0014]用于确定现代固态存储器中的感测放大器时序的另一常规方法使用基于使用与单元晶体管相同的晶体管大小所构造的副本或“虚设”存储器单元的“跟踪”电路。此方法在副本单元可紧密匹配主阵列中的单元晶体管的那些存储器技术(例如，静态随机存取存储器(SRAM))中是尤其常见的。定制集成电路大会(Custom Integrated Circuits Conference)(IEEE，2008)第415到418页阿尔斯兰(Arslan)等人所著的“使用可配置副本位线的耐变化性SRAM感测放大器时序(Variation
‑
Tolerant SRAM Sense
‑
Amplifier Timing Using Configurable Replica Bitlines)”描述被实施于主存储器阵列中或邻近于主存储器阵列实施的存储器单元的副本列的并入，其中由可配置数目个虚设存储器单元对副本位线进行放电，其中列驱动感测放大器启用信号。《固态电路杂志(J.Solid State Circuits)》第33卷，第8期(IEEE，1998)第1208到1219页亚瑟(Amrutur)等人所著的“用于低电力SRAM中的字线及感测控制的副本技术(A Replica Technique for Wordline and Sense Control in Low
‑
Power SRAM
’
s)”描述被实施于主存储器阵列中或邻近于主存储器阵列实施的一行副本单元，其中连同用于主阵列的全局字线一起驱动虚设全局字线。
[0015]在一些存储器架构中，例如常规单次可编程(OTP)存储器中所使用的架构，跟踪电路确定启用接收感测放大器的输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种读取存储在存储器装置的存储器元件中的数据的方法，其包括：在感测放大器的输入处接收与存储在所述存储器元件中的所述数据相对应的信号；响应于感测放大器启用信号，在所述感测放大器的输出处输出指示存储在所述存储器元件中的所述数据的逻辑状态的感测输出信号；响应于指示第一值的锁存器信号操作具有处于复位状态的输入的数据锁存器，以将所述感测放大器的所述感测输出信号传递到所述数据锁存器的输出，其中所述数据锁存器的所述输入耦合到所述感测放大器的所述输出以接收所述感测输出信号；和响应于指示第二值的所述锁存器信号操作处于设置状态的所述数据锁存器，以存储所述感测输出信号的数据状态并将所述数据锁存器的所述输入与所述感测放大器的所述输出隔离；其中所述锁存器信号是使用具有接收所述感测放大器启用信号的输入的设置复位控制电路产生的，并且所述锁存器信号的所述产生至少部分地响应于所述感测放大器启用信号。2.根据权利要求1所述的方法，其中响应于指示存储在所述存储器元件中的所述数据的对应于经编程状态的所述逻辑状态的所述感测输出信号，在所述设置状态下操作所述数据锁存器。3.根据权利要求2所述的方法，其中响应于指示存储在所述存储器元件中的所述数据的对应于未经编程状态的所述逻辑状态的所述感测输出信号，在所述复位状态下操作所述数据锁存器。4.根据权利要求3所述的方法，其中所述经编程状态具有逻辑值1，且所述未编程状态具有逻辑值0。5.根据权利要求1所述的方法，其中在所述复位状态下操作所述数据锁存器包括：关闭耦合在所述数据锁存器的所述输入和所述数据锁存器的所述输出之间的第一传输门；和打开耦合在所述数据锁存器的输出和所述数据锁存器的存储元件之间的第二传输门。6.一种从具有存储器单元的可编程固态存储器读取数据以存储为第一数据状态或第二数据状态的数据状态的方法，所述方法包括：在读取循环的开始处，将所述可编程固态存储器的多个位线中的每一者复位到第一电平；将所述多个位线复位到所述第一电平后，将所述存储器单元中的选定一者的所述数据状态应用于位线，所述位线是所述多个位线中的一者，其中，当选定的所述存储器单元的所述数据状态为所述第一数据状态时，将选定的所述存储器单元的所述第一数据状态应用于所述位线，致使所述位线保持在所述第一电平，且其中，当选定的所述存储器单元的所述数据状态为...

【专利技术属性】
技术研发人员：邱云晨，大卫，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：