分裂栅极存储器单元制造技术

一种存储器可包含：存储器单元阵列，其具有多个串联连接分裂栅极存储器单元串，所述多个串联连接分裂栅极存储器单元串各自包含主存储器单元部分和辅助存储器单元部分；多个主存取线，其各自连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；以及多个辅助存取线，其各自连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极。所述辅助存储器单元部分的控制栅极。所述辅助存储器单元部分的控制栅极。

【技术实现步骤摘要】
分裂栅极存储器单元
[0001]本申请要求2020年12月29日提交的第63/131,340号美国临时申请的权益，所述美国临时申请特此以全文引用的方式并入本文。


[0002]本公开大体上涉及集成电路，且确切地说，在一或多个实施例中，本公开涉及包含分裂栅极存储器单元的设备和其操作方法。

技术介绍

[0003]存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
[0004]快闪存储器已发展成用于多种多样的电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程(其通常被称为写入)，存储器单元的阈值电压(Vt)的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
[0005]NAND快闪存储器是常见类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列中的一行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元串与源极之间和/或在存储器单元串与数据线之间使用多于一个选择栅极的变型是已知的。
[0006]在对存储器进行编程的过程中，存储器单元可编程为通常称为单层级单元(SLC)的存储器单元。SLC可使用单个存储器单元来表示一位数(例如，一位)的数据。举例来说，在SLC中，2.5V或更高的Vt可指示已编程的存储器单元(例如，表示逻辑0)，而
‑
0.5V或更低的Vt可指示已擦除的存储器单元(例如，表示逻辑1)。此类存储器可以通过包含多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)等或其组合来实现较高水平的存储容量，其中存储器单元具有使得能够将更多位数的数据存储在每一存储器单元中的多个层级。举例来说，MLC可经配置以每个由四个Vt范围表示的存储器单元存储两位数的数据，TLC可经配置以每个由八个Vt范围表示的存储器单元存储三位数的数据，QLC可经配置以每个由十六个Vt范围表示的存储器单元存储四位数的数据，以此类推。
[0007]感测(例如，读取或验证)目标存储器单元的数据状态通常涉及响应于施加到所述目标存储器单元的控制栅极的特定电压电平，例如通过检测连接到目标存储器单元的数据
线是否经历由通过存储器单元的电流引起的电压电平改变来检测所述目标存储器单元是否被激活。这通常包含向含有目标存储器单元的串联连接存储器单元串中的每一其余存储器单元的控制栅极施加电压电平，所述电压电平预期激活这些其余存储器单元中的每一个而不管其数据状态。此类电压电平可被称为通过电压。然而，一些存储器单元可能被过度编程，例如，具有高于所要电压电平的阈值电压电平，且可能不会响应于施加到其控制栅极的通过电压而被激活。这可能导致对目标存储器单元的数据状态的确定不准确，其中目标存储器单元可能被视为撤销激活，即使其已被激活。

技术实现思路

[0008]在一方面中，本申请提供一种存储器，其包括：存储器单元阵列，其包括多个串联连接分裂栅极存储器单元串，其中所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分，且其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分经配置以存储能够在所述存储器的正常操作期间通过读取操作存取的数据状态，且所述分裂栅极存储器单元的所述辅助存储器单元部分的数据状态经配置以不能够在所述存储器的正常操作期间通过所述读取操作存取；多个主存取线，其中所述多个主存取线中的每一主存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；以及多个辅助存取线，其中所述多个辅助存取线中的每一辅助存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极。
[0009]在另一方面中，本申请进一步提供一种存储器，其包括：存储器单元阵列，其包括多个串联连接分裂栅极存储器单元串，其中所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分；多个主存取线，其中所述多个主存取线中的每一主存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；多个辅助存取线，其中所述多个辅助存取线中的每一辅助存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极；以及控制器，其用于存取所述存储器单元阵列；其中，在对所述多个串联连接分裂栅极存储器单元串进行擦除操作期间，所述控制器经配置以使得所述存储器：在将擦除电压施加到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串时主动地偏置所述多个主存取线中的每一主存取线；且在将所述擦除电压施加到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串时使所述多个辅助存取线中的每一辅助存取线电浮动。
[0010]在又一方面中，本申请进一步提供一种存储器，其包括：存储器单元阵列，其包括多个串联连接分裂栅极存储器单元串，其中所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分；多个主存取线，其中所述多个主存取线中的每一主存取线连接到所述多个串联连接分裂栅极存储器单元
串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；多个辅助存取线，其中所述多个辅助存取线中的每一辅助存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极；以及控制器，其用于存取所述存储器单元阵列；其中，在对所述多个串联连接分裂栅极存储器单元串中的特定串联连接分裂栅极存储器单元串中的选定分裂栅极存储器单元进行读取操作期间，所述控制器经配置以使得所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其包括：存储器单元阵列，其包括多个串联连接分裂栅极存储器单元串，其中所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分，且其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分经配置以存储能够在所述存储器的正常操作期间通过读取操作存取的数据状态，且所述分裂栅极存储器单元的所述辅助存储器单元部分的数据状态经配置以不能够在所述存储器的正常操作期间通过所述读取操作存取；多个主存取线，其中所述多个主存取线中的每一主存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；以及多个辅助存取线，其中所述多个辅助存取线中的每一辅助存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极。2.根据权利要求1所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分经配置以用于使用所述存储器的读取操作输出数据，且所述分裂栅极存储器单元的所述辅助存储器单元部分的数据状态经配置以不能够使用所述读取操作来存取。3.根据权利要求1所述的存储器，其进一步包括：多个数据线，其中所述多个数据线中的每一数据线选择性地连接到所述多个串联连接分裂栅极存储器单元串中的相应串联连接分裂栅极存储器单元串；以及共同源极，其中所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串选择性地连接到所述共同源极。4.根据权利要求3所述的存储器，其中所述多个串联连接分裂栅极存储器单元串是第一多个串联连接分裂栅极存储器单元串，且其中所述存储器单元阵列进一步包括：第二多个串联连接分裂栅极存储器单元串，其中所述第二多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分；其中所述多个数据线中的每一数据线进一步选择性地连接到所述第二多个串联连接分裂栅极存储器单元串中的相应串联连接分裂栅极存储器单元串；且其中所述第二多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串选择性地连接到所述共同源极。5.根据权利要求4所述的存储器，其中所述多个主存取线中的每一主存取线进一步连接到所述第二多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极，且其中所述多个辅助存取线中的每一辅助存取线连接到所述第二多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的其相应分裂栅极存储器单元的所述辅助存储器单元部分的控制栅极。6.根据权利要求1所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分包括数
据存储结构，且所述分裂栅极存储器单元的所述辅助存储器单元部分包括数据存储结构。7.根据权利要求6所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分的所述数据存储结构和所述分裂栅极存储器单元的所述辅助存储器单元部分的所述数据存储结构包括连续介电结构。8.根据权利要求6所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分的所述数据存储结构与所述分裂栅极存储器单元的所述辅助存储器单元部分的所述数据存储结构隔离。9.根据权利要求8所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分的所述数据存储结构包括第一导电结构，且所述分裂栅极存储器单元的所述辅助存储器单元部分的所述数据存储结构包括第二导电结构。10.根据权利要求1所述的存储器，其中，对于所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元，所述分裂栅极存储器单元的所述主存储器单元部分的沟道区与所述分裂栅极存储器单元的所述辅助存储器单元部分的沟道区连通。11.一种存储器，其包括：存储器单元阵列，其包括多个串联连接分裂栅极存储器单元串，其中所述多个串联连接分裂栅极存储器单元串中的每一分裂栅极存储器单元包括主存储器单元部分和辅助存储器单元部分；多个主存取线，其中所述多个主存取线中的每一主存取线连接到所述多个串联连接分裂栅极存储器单元串中的每一串联连接分裂栅极存储器单元串中的相应分裂栅极存储器单元的所述主存储器单元部分的控制栅极；多个辅助存取线，其中所述多个辅助存取线中的每一辅助存取线连接到所述多个串联连接分裂栅极存储器单...

【专利技术属性】
技术研发人员：田中智晴，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：