一种碳化硅MOSFET器件及其制造方法技术

本发明专利技术公开了一种碳化硅MOSFET器件及其制造方法，所述方法包括：将第一导电类型N型重掺杂区上的中间区域刻蚀出第一沟槽结构；第二导电类型P型体区深入到第一导电类型N型外延层内刻蚀出第二沟槽结构，第二沟槽结构的宽度小于第一沟槽结构的宽度；第一沟槽结构和第二沟槽结构内表面形成二氧化硅氧化层；二氧化硅氧化层上淀积多晶硅，形成多晶硅栅。通过第一沟槽结构和第二沟槽结构形成了MOSFET的T型沟槽结构，缩小了MOSFET器件的尺寸，有效的消除JFET电阻，降低碳化硅MOSFET器件的损耗。降低碳化硅MOSFET器件的损耗。降低碳化硅MOSFET器件的损耗。

A silicon carbide MOSFET device and its manufacturing method

【技术实现步骤摘要】
一种碳化硅MOSFET器件及其制造方法


[0001]本专利技术涉及半导体制造领域，具体涉及一种碳化硅MOSFET器件及其制造方法。

技术介绍

[0002]由于传统的平面型碳化硅金属氧化物半导体场效应晶体管(Planar SiC MOSFET)存在JFET电阻，导致其损耗较大，另外，平面型碳化硅MOSFET尺寸较大，影响了器件的特征导通电阻，降低了其集成度和电流导通密度。
[0003]因此，碳化硅沟槽结构MOSFET有效得消除了JFET区的电阻，纵向的导电沟道提高了器件的集成度和电流导通密度。

技术实现思路

[0004]本专利技术提供一种碳化硅MOSFET器件及其制造方法，能够解决
技术介绍
中的技术的问题，通过碳化硅沟槽结构MOSFET有效的消除JFET电阻，纵向的导电沟道提高了器件的集成度和电流导通密度。
[0005]为解决上述技术问题，本专利技术提供一种碳化硅MOSFET器件的制造方法，包括以下步骤：
[0006]在第一导电类型N型衬底上的第一导电类型N型外延层上通过离子注入或外延形成第二导电类型P型体区；
[0007]在第二导电类型P型体区上通过离子注入形成第二导电类型P型重掺杂区；
[0008]在第二导电类型P型重掺杂区通过离子注入形成第一导电类型N型重掺杂区；
[0009]通过掩膜在所述第一导电类型N型重掺杂区上的中间区域刻蚀出第一沟槽结构；
[0010]在第二导电类型P型体区深入到第一导电类型N型外延层内刻蚀出第二沟槽结构，所述第二沟槽结构的宽度小于所述第一沟槽结构的宽度；
[0011]在所述第二沟槽结构内对所述第一导电类型N型外延层进行离子注入，形成第二导电类型P型屏蔽区；
[0012]在所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅氧化层；
[0013]在形成所述二氧化硅氧化层后，淀积多晶硅，形成多晶硅栅。
[0014]较佳的，在第一导电类型N型衬底上的第一导电类型N型外延层上通过离子注入或外延形成第二导电类型P型体区之前还包括以下步骤：
[0015]在第一导电类型N型衬底上生长第一导电类型N型外延层；
[0016]对第一导电类型N型衬底和第一导电类型N型外延层掺杂元素，所述第一导电类型N型衬底的掺杂浓度高于所述第一导电类型N型外延层的掺杂浓度。
[0017]较佳的，所述第一导电类型N型衬底上生长所述第一导电类型N型外延层102，对第一导电类型N型衬底和第一导电类型N型外延层掺杂元素，第一导电类型N型衬底的掺杂浓度高于第一导电类型N型外延层的掺杂浓度，第一导电类型N型外延层的厚度和掺杂浓度根据器件耐压的额定值确定。
[0018]所述第一导电类型掺杂元素可以为氮、磷，使得第一导电类型N型外延层掺杂类型为N型；也可以为硼、铝使得第一导电类型N型外延层掺杂类型为P型。第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为P型时，第二导电类型为N型。
[0019]较佳的，在所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅氧化层之后还包括以下步骤：
[0020]在多晶硅栅上生长二氧化硅；
[0021]对器件进行欧姆接触工艺或金属化工艺；
[0022]对器件表面进行钝化处理。
[0023]本专利技术还提供一种碳化硅MOSFET器件，包括：
[0024]第一导电类型N型衬底，在所述第一导电类型N型衬底生长第一导电类型N型外延层，在所述第一导电类型N型外延层通过离子注入或外延形成第二导电类型P型体区；
[0025]所述第二导电类型P型体区通过离子注入形成第二导电类型P型重掺杂区；
[0026]所述第二导电类型P型重掺杂区通过离子注入形成第一导电类型N型重掺杂区，所述第一导电类型N型重掺杂区的长度小于所述第二导电类型P型重掺杂区的长度；
[0027]所述第一导电类型N型重掺杂区上的中间区域刻蚀出第一沟槽结构；
[0028]所述第二导电类型P型体区深入到第一导电类型N型外延层内刻蚀出第二沟槽结构，所述第二沟槽结构的宽度小于所述第一沟槽结构的宽度；
[0029]所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅氧化层；
[0030]所述二氧化硅氧化层上淀积多晶硅，形成多晶硅栅。
[0031]较佳的，所述多晶硅栅上生长二氧化硅氧化物。
[0032]较佳的，所述MOSFET器件的最上方为漏极。
[0033]本专利技术的有益效果是：
[0034]1.通过第一沟槽结构和第二沟槽结构形成了MOSFET的T型沟槽结构，缩小了MOSFET器件的尺寸，有效的消除JFET电阻，降低碳化硅MOSFET器件的损耗。
[0035]2.通过第二导电类型P型体区上通过离子注入分别形成第二导电类型P型重掺杂区，以利于形成较低的体区欧姆接触电阻。
[0036]3.纵向的导电沟道提高了器件的集成度和电流导通密度。
[0037]4.在相等的驱动电压下，T型二氧化硅氧化层提高沟道区的载流子迁移率和导通速度。
附图说明
[0038]图1为本专利技术一种碳化硅MOSFET器件的制造方法流程图；
[0039]图2为步骤S10中碳化硅MOSFET器件的结构图；
[0040]图3为步骤S100中碳化硅MOSFET器件的结构图；
[0041]图4为步骤S200中碳化硅MOSFET器件的结构图；
[0042]图5为步骤S300中碳化硅MOSFET器件的结构图；
[0043]图6为步骤S400中碳化硅MOSFET器件的结构图；
[0044]图7为步骤S500中碳化硅MOSFET器件的结构图；
[0045]图8为步骤S600中碳化硅MOSFET器件的结构图；
[0046]图9为步骤S700中碳化硅MOSFET器件的结构图；
[0047]图10为步骤S800中碳化硅MOSFET器件的结构图；
[0048]图11为本专利技术一种碳化硅MOSFET器件的结构图。
具体实施方式
[0049]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0050]实施例1
[0051]本实施例提供一种碳化硅MOSFET器件的制造方法，如图1所示，包括以下步骤：
[0052]S100、在第一导电类型N型衬底101上的第一导电类型N型外延层102上通过离子注入或外延形成第二导电类型P型体区103；
[0053]S200、在第二导电类型P型体区103上通过离子注入形成第二导电类型P型重掺杂区104；
[0054]S300、在第二导电类型P型重掺杂区104通过离子注入形成第一导电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅MOSFET器件的制造方法，其特征在于，包括以下步骤：在第一导电类型N型衬底(101)上的第一导电类型N型外延层(102)上通过离子注入或外延形成第二导电类型P型体区(103)；在第二导电类型P型体区(103)上通过离子注入形成第二导电类型P型重掺杂区(104)；在第二导电类型P型重掺杂区(104)通过离子注入形成第一导电类型N型重掺杂区(105)；通过掩膜在所述第一导电类型N型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；在第二导电类型P型体区(103)深入到第一导电类型N型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；在所述第二沟槽结构内对所述第一导电类型N型外延层(102)进行离子注入，形成第二导电类型P型屏蔽区(108)；在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅氧化层(109)；在形成所述二氧化硅氧化层(109)后，淀积多晶硅，形成多晶硅栅(110)。2.根据权利要求1所述的一种碳化硅MOSFET器件的制造方法，其特征在于，在第一导电类型N型衬底(101)上的第一导电类型N型外延层(102)上通过离子注入或外延形成第二导电类型P型体区(103)之前还包括以下步骤：在第一导电类型N型衬底(101)上生长第一导电类型N型外延层(102)；对第一导电类型N型衬底(101)和第一导电类型N型外延层(102)掺杂元素，所述第一导电类型N型衬底(101)的掺杂浓度高于所述第一导电类型N型外延层(102)的掺杂浓度。3.根据权利要求1所述的一种碳化硅MOSFET器件的制造方法，其特征在于，在所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅氧化层(109)之后还包括以下步骤：在多晶硅栅(110)上生长二氧化硅；对器件进行欧姆接触工艺或金属化工艺；对器件表面进行钝化处理。4.一种碳化硅MOSFET器件，其特征在于，包括：第一导电类型N型衬底(101)，在所述第一导电类型N型衬底(101)生长第一导电类型N型外延层(102)，在所述第一导电类型N型外延层(102)通过离子注入或外延形成第二导电类型P型体区(103)；所述第二导电类型P型体区(103)通过离子注入形成第二导电类型P型重掺杂区(104)；所述第二导电类型P型重掺杂区(104)通过离子注入形成第一导电类型N型重掺杂区(105)，所述第一导电类型N型重掺杂区(105)的长度小于所述第二导电类型P型重掺杂区(104)的长度；所述第一导电类型N型重掺杂区(105)上的中间区域刻蚀出第一沟槽结构(106)；所述第二导电类型P型体区(103)深入到第一导电类型N型外延层(102)内刻蚀出第二沟槽结构(107)，所述第二沟槽结构(107)的宽度小于所述第一沟槽结构(106)的宽度；所述第一沟槽结构(106)和所述第二沟槽结构(107)内表面形成二氧化硅氧化层
(109)；所述二氧化硅氧化层(109)上淀积多晶硅，形成多晶硅栅(110)。5.根据权利要求4所述的一种碳化硅MOSFET器件，其特征在于，所述多晶硅栅(110)上生长二氧化硅氧化物。6.一种碳...

【专利技术属性】
技术研发人员：邓永辉，史经奎，朱楠，徐贺，梅营，
申请(专利权)人：致瞻科技上海有限公司，
类型：发明
国别省市：