半导体结构的形成方法技术

一种半导体结构的形成方法，形成方法包括：提供基底；在基底上形成栅极结构；在栅极结构两侧的基底中形成凹槽，凹槽底面的基底具有第一晶向；采用外延工艺，在凹槽中形成源漏掺杂层，其中，外延工艺采用的硅源包括第一硅源和第二硅源，第一硅源适于实现源漏掺杂层的选择性外延生长，第二硅源适于提高源漏掺杂层在沿第一晶向上的外延生长速率。本发明专利技术实施例中，第二硅源适于提高源漏掺杂层在沿第一晶向上的外延生长速率，有利于增大位于凹槽底部的源漏掺杂层的厚度，尤其是增大长沟道器件的源漏掺杂层的底部厚度，使得源漏接触插塞不易贯穿源漏掺杂层，防止源漏接触插塞与源漏掺杂层下方的高阻区域接触，进而提升了半导体结构的电学性能。电学性能。电学性能。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。控制载流子迁移率的一个关键要素是控制晶体管沟道中的应力，以提高驱动电流。
[0003]随着器件的关键尺寸进一步缩小，为了保证器件性能，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率，以提高器件的性能。例如：对于NMOS器件，N型源漏掺杂区开始采用凹槽刻蚀然后外延生长高磷浓度的磷硅层，来代替单纯的N型离子注入，磷硅外延层能够为NMOS晶体管的沟道区提供拉应力作用，有利于提高NMOS晶体管的载流子迁移率。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成凹槽，所述凹槽底面的基底具有第一晶向；采用外延工艺，在所述凹槽中形成源漏掺杂层，其中，所述外延工艺采用的硅源包括第一硅源和第二硅源，所述第一硅源适于实现源漏掺杂层的选择性外延生长，所述第二硅源适于提高源漏掺杂层在沿所述第一晶向上的外延生长速率。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二硅源为硅烷、乙硅烷和丙硅烷中的一种或多种。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一硅源为二氯硅烷。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延工艺为气相外延工艺；在采用外延工艺形成所述源漏掺杂层的步骤中，所述第一硅源和第二硅源的气体流量之比为10:1至20:1。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延工艺为气相外延工艺；所述外延工艺的参数包括：所述硅源气体的总气体流量为100sccm至400sccm。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延工艺还包括杂质源；当形成NMOS时，所述杂质源为N型杂质源。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述N型杂质包括P离子、As离子或Sb离子。8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述N型杂质为磷离子，所述杂质源为磷源；形成所述源漏掺杂层的步骤中，所述源漏掺杂层的材料为磷硅层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述外延工艺为气相外延工艺，所述外延工艺的反应气体包括所述第一硅源和第二硅源、磷源气体、载气以及腐蚀气体；所述外延工艺的参数包括：磷源气体的气体流量为500sccm至1500sccm，工艺温度为600℃至700℃，压力为100Torr至300Torr，载气的气体流量为2.5slm至10slm，腐蚀气体的气体流量为100sccm至300sccm。10.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂层的步骤中，所述源漏掺杂层中磷离子的掺杂浓度为1E21cm
‑3至5E21cm
‑3...

【专利技术属性】
技术研发人员：刘震宇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：