环状结构的多路译码电路及其方法技术

一种用于通讯网络中的译码电路和方法。采用一个高速译码器和一个译码状态表，所述高速译码器和所述译码状态表构成一个环状串形结构，所述译码状态表包含了数个译码器的状态信息，其中，来自编码器的各译码器的状态数据依次在译码状态表中列队；然后，在将所列状态数据依次输入所述高速译码器；来自所述高速译码器计算所得的新的状态数据重新排在队尾以待下一周期使用。采用上述技术特征与现有技术相比有效地降低了电路规模，而且工作效果与现有技术相同。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种环状结构的多路译码电路，具有一个高速译码器，其特征在于还具有一个译码状态表，所述高速译码器和所述译码状态表构成一个环状结构，其中的译码状态表包含了数个译码器的状态信息，来自编码器的各译码器的状态数据依次在译码状态表中列队并被依次输入到所述高速译码器中。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢磊，仇佩亮，王匡，
申请(专利权)人：国家科学技术委员会高技术研究发展中心，
类型：发明
国别省市：11[中国|北京]