硅光子器件的多芯片封装制造技术

一种多芯片封装组件包括：衬底；第一半导体芯片，附着到衬底；以及第二半导体芯片，附着到衬底，使得第二半导体芯片的部分悬于衬底的边缘上。用于容纳多个光纤的第一V形槽阵列存在于第二半导体芯片的悬于衬底的边缘上的部分内。包括多个光纤的光纤组件定位并固定在第二半导体芯片的第一V形槽阵列内。光纤组件包括第二V形槽阵列，所述第二V形槽阵列被配置成将多个光纤与第二半导体芯片的第一V形槽阵列对准。多个光纤中的每一个的端部被暴露用于在位于光纤组件的远端处的光纤连接器内的光学耦合。耦合。耦合。

Multichip packaging of silicon photonic devices

【技术实现步骤摘要】
【国外来华专利技术】硅光子器件的多芯片封装

技术介绍

[0001]在半导体器件制造中，集成电路封装是制造的较晚阶段，其中，一个或多个集成电路管芯被附着到支持封装，所述支持封装支持电触点以使得能够将一个或多个集成电路管芯连接到一个或多个外部器件。电子工业已经开发了多种封装类型，包括引线接合、有机和陶瓷衬底上的倒装芯片、硅和玻璃中介层上的倒装芯片、封装体叠层（Package
‑
on
‑
Package）、以及晶片/面板级扇出和扇入等等。电子工业中的封装类型的多样性旨在支持不同的成本和性能要求。例如，较低功率应用（例如，移动器件应用）通常使用晶片级扇出技术。2.5D硅中介层被用于高性能计算（HPC）应用。术语“2.5D”指的是在同一封装内包括多个管芯的封装技术。术语“2.1D”指的是一种封装技术，其中，形成在衬底的芯片侧上的高密度布线层充当中介层，而不是诸如在2.5D方法中使用硅中介层。2.1D封装技术潜在地比2.5D封装技术成本更低。然而，对于2.1D和2.5D封装技术来说存在技术挑战，特别是在用于光学数据通信系统的硅光子器件封装实现中存在技术挑战。正是在这种背景下出现本专利技术。

技术实现思路

[0002]在示例性实施例中，公开多芯片封装组件。多芯片封装组件包括：衬底；第一半导体芯片，附着到该衬底；以及第二半导体芯片，附着到该衬底，使得第二半导体芯片的部分悬于该衬底的边缘上。用于容纳多个光纤的第一V形槽阵列存在于第二半导体芯片的悬于衬底的边缘上的部分内。多芯片封装组件还包括：包括多个光纤的光纤组件，定位并固定在第二半导体芯片的第一V形槽阵列内。光纤组件包括第二V形槽阵列，所述第二V形槽阵列被配置成将多个光纤与第二半导体芯片的第一V形槽阵列对准。所述多个光纤中的每一个的端部被暴露用于在所述光纤组件的光纤连接器内的光学耦合。光纤连接器位于光纤组件的相对于第二半导体芯片的远端处。
[0003]在示例性实施例中，公开用于制造多芯片封装组件的方法。所述方法包括具有衬底。所述方法还包括将第一半导体芯片附着到该衬底。所述方法还包括将第二半导体芯片附着到该衬底，使得第二半导体芯片的部分悬于衬底的边缘上。用于容纳多个光纤的第一V形槽阵列存在于第二半导体芯片的悬于衬底的边缘上的部分内。所述方法还包括通过将光纤组件的多个光纤定位并固定在第二半导体芯片的第一V形槽阵列内而将所述光纤组件附着到第二半导体芯片。所述多个光纤中的每一个的端部被暴露用于在所述光纤组件的光纤连接器内的光学耦合。光纤连接器位于光纤组件的相对于第二半导体芯片的远端处。
[0004]通过以下结合附图进行的详细描述，本专利技术的其他方面和优点将变得更加显而易见，其中，所述附图作为示例示出本专利技术。
附图说明
[0005]图1示出根据一些实施例的组件的等距视图，其中，多个半导体芯片被倒装芯片连接到衬底。
[0006]图2A示出根据一些实施例的图1的组件的仰视图。
[0007]图2B示出根据一些实施例的图2A的组件的侧视图（在图2A中作为视图A
‑
A参考）。
[0008]图3示出根据一些实施例的图1的组件的等距视图，其中，集成散热器附着到衬底的顶表面。
[0009]图4A示出根据一些实施例的图3的组件的底部的等距视图。
[0010]图4B示出根据一些实施例的如图4A中所参考的区域的特写视图。
[0011]图5A示出根据一些实施例的图4A的配置的仰视图，其中，光纤组件连接到半导体芯片的第一V形槽阵列和第二V形槽阵列。
[0012]图5B示出根据一些实施例的图4A的配置的等距视图，其中，光纤组件连接到半导体芯片的第一V形槽阵列和第二V形槽阵列。
[0013]图6示出根据一些实施例的图4A的配置的等距仰视图，其中，光纤组件分别连接到半导体芯片。
[0014]图7A示出根据一些实施例的图6的配置的俯视等距视图。
[0015]图7B示出根据一些实施例的图6的配置的侧视图。
[0016]图7C示出根据一些实施例的图6的配置的端视图。
[0017]图7D示出根据一些实施例的图6的配置的仰视图。
[0018]图7E示出根据一些实施例的图6的配置的俯视图。
[0019]图8A示出根据一些实施例的在用于将半导体芯片连接到衬底的倒装芯片工艺之前插入到半导体芯片的V形槽阵列中以形成子底座（sub
‑
mount）组件的光纤组件。
[0020]图8B示出根据一些实施例的倒装芯片连接到衬底的每个半导体芯片的子底座组件。
[0021]图9A示出根据一些实施例的子底座组件，其中，图8A的子底座组件附着到加强结构。
[0022]图9B示出根据本专利技术的一些实施例的倒装芯片连接到衬底的每个半导体芯片的子底座组件。
[0023]图10示出根据一些实施例的用于制造多芯片封装组件的方法的流程图。
具体实施例
[0024]在以下描述中，阐述许多具体细节以便提供对本专利技术的理解。然而，对于本领域技术人员来说，将显而易见，在没有这些具体细节中的一些或全部的情况下可以实践本专利技术。在其他情况下，没有详细描述公知的工艺操作，以免不必要地模糊本专利技术。
[0025]在用于光学数据通信的硅光子器件工业中使用的各种硅光子器件中，一个或多个光纤被耦合到半导体芯片，使得光（连续波（CW）光和/或调制光）可以从一个或多个光纤传输到半导体芯片中和/或从半导体芯片传输到一个或多个光纤中。为了便于描述，在本文中使用的术语半导体芯片指的是半导体芯片和半导体管芯。此外，在各种实施例中，在本文中所指的半导体芯片包括电器件、光器件、电光器件和/或热光器件，以及对应的电和光的电路。在本文中所指的半导体芯片对应于任何配备光子器件的芯片（或管芯），其中，一个或多个光纤连接到该芯片（或管芯）以提供进入和/或离开该半导体芯片的光传输。光纤与半导体芯片的耦合被称为光纤到芯片耦合。
[0026]在本文中使用的术语“光”指的是在可由光学数据通信系统使用的电磁频谱的部
分内的电磁辐射。在一些实施例中，电磁频谱的该部分包括具有在从大约1100纳米延伸到大约1565纳米（覆盖电磁频谱的从O带到C带，包括O带和C带）的范围内的波长的光。然而，应当理解，在本文中所指的电磁频谱的该部分可以包括具有小于1100纳米或大于1565纳米的波长的光，只要该光可由光学数据通信系统用于通过光的调制/解调来编码、传输和解码数字数据即可。在一些实施例中，在光学数据通信系统中使用的光具有在电磁频谱的近红外部分中的波长。
[0027]在一些半导体芯片封装实施例中，封装内光学互连依赖于2.5D或2.1D中介层型封装技术。在一些实施例中，半导体芯片包括被配置成便于光纤的附着的集成V形槽。此外，在一些半导体芯片封装实施例中，利用3D封装方法（例如管芯堆叠）或者引线接合方法。然而，利用2D封装方法或2.5D封装方法的硅光子器件封装组件方法将在经济上是有益的。在本文中公开用于硅光子器件的多芯片封装的实施例。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种多芯片封装组件，包括：衬底；第一半导体芯片，附着到所述衬底；第二半导体芯片，附着到所述衬底，使得所述第二半导体芯片的部分悬于所述衬底的边缘上，其中，用于容纳多个光纤的第一V形槽阵列存在于所述第二半导体芯片的悬于所述衬底的边缘上的所述部分内；以及包括所述多个光纤的光纤组件，定位并固定在所述第二半导体芯片的所述第一V形槽阵列内，所述光纤组件包括第二V形槽阵列，所述第二V形槽阵列被配置成将所述多个光纤与所述第二半导体芯片的第一V形槽阵列对准，其中，所述多个光纤中的每一个的端部被暴露用于在所述光纤组件的光纤连接器内的光学耦合，所述光纤连接器位于所述光纤组件的相对于所述第二半导体芯片的远端处。2.根据权利要求1所述的多芯片封装组件，其中，所述衬底包括横向延伸部分，所述横向延伸部分从所述衬底的中心区向外延伸，与所述第二半导体芯片的悬于所述衬底的边缘上的部分邻近并且与所述光纤组件的第二V形槽阵列邻近。3.根据权利要求1所述的多芯片封装组件，其中，所述第一半导体芯片是片上系统，并且其中，所述第二半导体芯片是光子器件芯片。4.根据权利要求1所述的多芯片封装组件，其中，所述第一半导体芯片不悬于衬底的任何边缘上。5.根据权利要求1所述的多芯片封装组件，其中，所述第一半导体芯片被倒装芯片连接到所述衬底，并且其中，所述第二半导体芯片被倒装芯片连接到所述衬底。6.根据权利要求1所述的多芯片封装组件，其中，所述第二半导体芯片包括坝体结构，所述坝体结构位于所述第二半导体芯片的悬于所述衬底的所述边缘上的所述部分内，所述坝体结构被配置成沿着所述衬底的所述边缘延伸，使得在所述坝体结构和所述衬底的所述边缘之间存在间隙。7.根据权利要求6所述的多芯片封装组件，还包括：底部填充材料，设置在所述第二半导体芯片与所述衬底之间，所述坝体结构将所述底部填充材料与所述第二半导体芯片的所述第一V形槽阵列分开。8.根据权利要求1所述的多芯片封装组件，还包括：光学粘合剂，设置在所述第二半导体芯片的第一V形槽阵列内的多个光纤上。9.根据权利要求1所述的多芯片封装组件，其中，所述光纤组件包括固定到所述光纤组件的第二V形槽阵列的盖结构，所述盖结构被成形和定位成在所述光纤组件的第二V形槽阵列上延伸并且将所述多个光纤固定在所述光纤组件的第二V形槽阵列内。10.根据权利要求9所述的多芯片封装组件，其中，所述盖结构通过环氧树脂固定到所述光纤组件的第二V形槽阵列。11.根据权利要求1所述的多芯片封装组件，还包括：加强结构，附着到所述第二半导体芯片和所述光纤组件的第二V形槽阵列两者。12.根据权利要求11所述的多芯片封装组件，其中，所述加强结构被配置成大体上覆盖所述第二半导体芯片的顶表面和所述光纤组件的第二V形槽阵列，其中，所述第二半导体芯片的顶表面背对所述衬底。
13.根据权利要求1所述的多芯片封装组件，还包括：集成散热器，附着到所述衬底，使得所述第一半导体芯片和所述第二半导体芯片位于所述集成散热器与所述衬底之间，所述集成散热器被定尺寸和成形成覆盖所述第一半导体芯片和所述第二半导体芯片两者。14.根据权利要求13所述的多芯片封装组件，其中，所述集成散热器被定尺寸和成形成大体上覆盖所述衬底的整个顶表面。15.根据权利要求13所述的多芯片封装组件，还包括：热界面材料，设置在所述集成散热器与所述第一半导体芯片和所述第二半导体芯片两者之间。16.根据权利要求1所述的多芯片封装组件，其中，所述光纤组件是第一光纤组件，并且其中，所述多个光纤是第一多个光纤，并且其中，所述光纤连接器是第一光纤连接器，所述多芯片封装组件还包括：第三半导体芯片，附着到所述衬底，使得所述第三半导体芯片的部分悬于所述衬底的边缘上，其中，用于容纳第二多个光纤的第三V形槽阵列存在于所述第三半导体芯片的悬于所述衬底的边缘上的所述部分内；以及包括第二多个光纤的第二光纤组件，定位并固定在所述第三半导体芯片的第三V形槽阵列内，所述第二光纤组件包括第四V形槽阵列，所述第四V形槽阵列被配置成将所述第二多个光纤与所述第三半导体芯片的第三V形槽阵列对准，其中，所述第二多个光纤中的每一个光纤的端部被暴露用于在所述第二光纤组件的第二光纤连接器内的光学耦合，所述第二光纤连接器位于所述第二光纤组件的相对于所述第三半导体芯片的远端处。17.根据权利要求16所述的多芯片封装组件，其中，所述第三半导体芯片定位成与所述第二半导体芯片相邻。18.根据权利要求16所述的多芯片封装组件，其中，所述第二半导体芯片的部分和所述第三半导体芯片的部分悬于所述衬底的同一边缘上。19.根据权利要求16所述的多芯片封装组件，其中，所述第二半导体芯片的部分和所述第三半导体芯片的部分悬于所述衬底的不同边缘上。20.根据权利要求16所述的多芯片封装组件，还包括：第四半导体芯片，附着到所述衬底，使得所述第四半导体芯片的部分悬于所述衬底的边缘上，其中，用于容纳第三多个光纤的第五V形槽阵列存在于所述第四半导体芯片的悬于所述衬底的边缘上的部分内；以及包括所述第三多个光纤的第三光纤组件，定位并固定在所述第四半导体芯片的所述第五V形槽阵列内，所述第三光纤组件包括第六V形槽阵列，所述第六V形槽阵列被配置成将所述第三多个光纤与所述第四半导体芯片的所述第五V形槽阵列对准，其中，所述第三多个光纤中的每一个光纤的端部被暴露用于在所述第三光纤组件的第三光纤连接器内的光学耦合，所述第三光纤连接器位于所述第三光纤组件的相对于所述第四半导体芯片的远端处。21.根据权利要求20所述的多芯片封装组件，其中，所述第三半导体芯片定位成与所述第二半导体芯片相邻，并且其中，所述第二半导体芯片的所述部分和所述第三半导体芯片的所述部分悬于所述衬底的第一边缘上，并且其中，所述第四半导体芯片的所述部分悬于所述衬底的与所述衬底的第一边缘不同的第二边缘上。
22.根据权利要求21所述的多芯片封装组件，其中，所述衬底的第一边缘和所述衬底的第二边缘在所述衬底的相对侧上。23.根据权利要求20所述的多芯片封装组件，还包括：第五半导体芯片，附着到所述衬底，使得所述第五半导体芯片的部分悬于所述衬底的边缘上，其中，用于容纳第四多个光纤的第七V形槽阵列存在于所述第五半导体芯片的悬于所述衬底的边缘上的部分内；以及包括所述第四多个光纤的第四光纤组件，定位并固定在所述第五半导体芯片的所述第七V形槽阵列内，所述第四光纤组件包括第八V形槽阵列，所述第八V形槽阵列被配置成将所述第四多个光纤与所述第五半导体芯片的所述第七V形槽阵列对准，其中，所述第四多个光纤中的每一个光纤的端部被暴露用于在所述第四光纤组件的第四光纤连接器内的光学耦合，所述第四光纤连接器位于所述第四光纤组件的相对于所述第五半导体芯片的远端处。24.根据权利要求23所述的多芯片封装组件，其中，所述第三半导体芯片定位成与所述第二半导体芯片相邻，其中，所述第二半导体芯片的所述部分和所...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：埃亚尔实验室公司，
类型：发明
国别省市：