改正和检测差错的信号处理器制造技术

在按照本发明专利技术的信号处理器中，如图１所示，对于每个预定块单元，在与高速缓冲存储器１６中按顺序存储数据操作的同时，差错改正块１５２对已接受预定信号处理的数据完成差错改正。然后，解扰／差错检测块１５３对每个预定块单元的数据完成差错检测，该数据存储在缓冲存储器１４中。基于差错检测和差错改正的结果，当数据中存在一些差错时，存储在缓冲存储器１４中带差错的数据被读出，再次接受差错改正。当没有差错时，不再进行差错改正，存储在缓冲存储器１４中的一块数据发射到主计算机１３。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及信号处理器，用于检测和改正从记录媒体读出数据中的差错。近年来，高质量和高速度是对广泛地用作数字存储器的DVD-ROM的要求，为的是增大从DVD盘读出数据的可靠性。有了这种需要，就要求改正DVD盘中差错的信号处理器有快速的处理装置，其目的是实现高速数据处理。常规的CD-ROM信号处理器完成预定次数的差错改正。此外，CD-ROM信号处理器写入输入数据到缓冲存储器中，与此同时，利用CRC(循环冗余检验)检测该数据中的差错。基于CRC的结果，当该数据确定为“无差错数据”时，信号处理器减少预定次数的差错改正。然而，与CD-ROM数据形成对比，在DVD-ROM数据的情况下，由于输入数据不是先前接受差错改正，DVD-ROM数据中的差错率高于CD-ROM数据中的差错率。所以，当DVD-ROM数据接受CRC时，在大多数情况下，CRC的结果是，DVD-ROM数据中存在差错。图6是说明常规DVD-ROM信号处理器的结构方框图。在图6中，DVD-ROM信号处理器65接收DVD-ROM数字信号数据(以下称之为“数据”)，该数据是由光拾取器61读出，并在差错改正之后输出到主计算机63。DVD-ROM信号处理器65是在控制微计算机62的控制下，并与存储数据的缓冲存储器64连接。具体地说，DVD-ROM信号处理器65包括FMT块651，用于捕获从光拾取器61输出的DVD-ROM数据，并把它存储在缓冲存储器64；差错改正块652，用于改正缓冲存储器64存储的数据中的差错；解扰块653，用于解扰加扰的数据；差错检测块654，用于检测差错改正之后数据中的差错，该数据存储在缓冲存储器64中；主接口块655，基于差错检测块654的差错检测结果，传送无差错数据到主计算机；和存储器接口块656，用于控制DVD-ROM信号处理器65与缓冲存储器64之间的处理。参照图4和6描述如此构造的常规DVD-ROM信号器的操作。图4是说明构成一个ECC块的数据格式图。如图4所示，从光拾取器61输出DVD-ROM数据的逻辑格式是利用182×208字节作为一个ECC(纠错码)块构成的。首先，光拾取器61读出的数据形成一个分量单元，它用182字节作为C1代码字。C1代码字是由172字节用户数据和10字节C1奇偶校验组成的。一个ECC块是由多个C1代码字和多个C2代码字组成的，每个C2代码字包括208字节，它是从每个C1代码字中收集1字节得到的。每个C2代码字是由192字节用户数据和16字节C2奇偶校验组成的。事先已给DVD-ROM数据加扰。在图6中，FMT块651把从光拾取器61输出的DVD-ROM串行数据转变成并行数据(串并转换)，使转换的数据接受解调和同步检测，并通过存储器接口块656写入该并行数据到缓冲存储器64。差错改正块652通过存储器接口块656读出缓冲存储器64中写入的DVD-ROM数据，对图4所示的C1代码字和C2代码字完成故障计算，和利用故障计算的结果计算差错位置和差错类型。基于故障计算的结果，当数据中没有差错时，差错改正块652终止差错改正。然而，当数据中有一些差错时，差错改正块652通过存储器接口块656读出缓冲存储器64中存储的差错数据，对差错数据完成差错改正，并通过存储器接口块656写入改正的数据到缓冲存储器64中存储差错数据的地址上。解扰块653通过存储器接口块656读出已接受差错改正并存储在缓冲存储器64中的DVD-ROM数据，按照预定的方法解扰该数据，并通过存储器接口块656写入该数据到缓冲存储器64。差错检测块654通过存储器接口块656读出已被解扰并存储在缓冲存储器64中的DVD-ROM数据，和通过完成预定的计算，检测读出数据中的差错。主接口块655传送在差错改正块652和差错检测块654中确定为“无差错数据”的DVD-ROM数据到主计算机63。上述的每种块有这样的构造，为的是使它们按照来自控制微计算机62的指令以预定的时间进行操作。然而，在常规的DVD-ROM信号处理器中，当DVD-ROM数据接受差错改正时，在缓冲存储器64上完成如下的操作写入来自FMT块651的数据，读出和写入来自差错改正块652的数据，读出和写入来自解扰块653的数据，读出来自差错检测块654的数据，和读出来自主接口块655的数据。就是说，由于数据的读出和写入是通过缓冲存储器64频繁地进行的，该存储器带宽受到抑制，所以，该信号处理器不能完成高速访问和高速数据处理。本专利技术的作用是解决上述的问题，本专利技术的目的是提供这样一种信号处理器，通过减少差错改正次数，可以减少存储器访问的次数，从而实现较高速度的数据处理。按照本专利技术的信号处理器(权利要求1)是这样一种信号处理器，使从记录媒体读出的数据接受预定的数字信号处理，对于每个预定的差错改正块，使已接受预定数字信号处理的数据接受差错改正。这种信号处理器包括存储器装置，按顺序存储已接受预定数字信号处理的数据；差错改正装置，对于每个预定的差错改正块，使已接受预定数字信号处理的数据接受差错改正；解扰/差错检测装置，用于解扰已接受差错改正的数据，并检测解扰之后数据中的差错；和控制装置，当已接受差错检测的数据中没有差错时，传送无差错数据到显示单元。在如此构造的信号处理器中，可以减少数据差错改正次数，从而可以获得减小的装置本身功率消耗。此外，由于可以减少用于差错改正到存储器装置的存储器访问次数，可以把到存储器装置的访问权利分配给另一个块，从而实现信号处理器的高速处理。按照本专利技术(权利要求2)，在权利要求1描述的信号处理器中，差错改正装置包括故障计算器，用于计算已接受预定数字信号处理的数据故障；差错位置/类型计算器，用于计算故障计算之后的差错位置和差错类型；差错改正结果保持装置，用于保持差错位置/类型计算器检测的数据是否为差错可改正数据的信息；数据改正装置，基于故障计算的结果，改正该数据中的差错；和差错改正次数控制装置，用于控制差错改正次数。在如此构造的信号处理器中，通过减少差错改正次数，可以减少到存储器装置的存储器访问的所需时间，而且，获得数据处理的高速进行。按照本专利技术(权利要求3)，在权利要求1描述的信号处理器中，解扰/差错检测装置包括解扰装置，用于解扰已被差错改正装置改正的数据；差错检测装置，用于检测解扰数据中的差错；和差错检测结果保持装置，用于保持差错检测的结果，关于已接受差错检测的数据中是否存在任何差错。在如此构造的信号处理器中，基于差错检测的结果，当没有差错时，不再进行差错改正，传送该数据到主计算机，从而可以减少差错改正次数。因此，可以减小装置本身的功率消耗。按照本专利技术(权利要求4)，在权利要求1描述的信号处理器中，对于每个预定的差错改正块，接受预定数字信号处理的数据是从存储器装置中读出的，在此之后是差错检测和差错改正；对于每个预定的差错改正块，当有一些差错时，差错改正装置改正该差错；对于每个预定的差错改正块，当没有差错时，传送该数据到显示装置。在如此构造的信号处理器中，通过终止第二次和更多次差错改正，或通过减少存储器装置存储的每个预定差错改正块中数据的差错改正次数，可以减少到存储器装置的存储器访问所需的时间，进一步实现高速传输数据到主计算机。附图说明图1是说明按照本专利技术第一个实施例的DV本文档来自技高网...

【技术保护点】
一种信号处理器，使从记录媒体读出的数据接受预定的数字信号处理，对于每个预定的差错改正块，使已接受数字信号处理的数据接受差错改正，所述信号处理器包括： 存储器装置，按顺序存储已接受预定数字信号处理的数据； 差错改正装置，对于每个预定的差错改正块，使已接受预定数字信号处理的数据接受差错改正； 解扰／差错检测装置，解扰已接受差错改正的数据，并检测解扰之后数据中的差错；和 控制装置，当已接受差错检测的数据中没有差错时，传送无差错数据到显示单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：青木透，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]