一种游程长度限制装置，包括：输入部（１５ｂ），被配置为输入数字数据串，所述数字数据串包括预定数量的码元，所述码元具有相同数量的比特；搜索部（１５ｃ１），被配置为搜索特定码元（Ｐ），所述特定码元（Ｐ）具有与所述输入数字数据串中所包括的任一码元都不匹配的模式；计算部（１５ｃ２），被配置为在所述特定码元（Ｐ）和在所述输入数字数据串中所包括的每一码元中之间执行异或操作；以及输出部（１５ｄ），被配置为连同所述特定码元（Ｐ）一起输出所计算的所述数字数据串。
【技术实现步骤摘要】
本专利技术涉及一种，用于将游程长度限制处理应用于将要在信息记录介质上记录的数字数据串。
技术介绍
众所周知，当在诸如硬盘或光盘的信息记录介质上记录数字数据串时，将对数字数据串进行游程长度限制处理，以防止在将要记录的数字数据串中连续出现“0”。在当前游程长度限制处理方法中，具有高编码率的一种方法涉及大计算量，导致电路规模的增加。公开号62-164279的日本专利申请公开了一种技术在将同步模式添加到包括多个数据字的数据字组而获得的块中，将所有“1”反转为“0”(反之亦然)，并包含指示是否已经执行比特反转的信息，从而防止将要记录的比特的数量增加。
技术实现思路
考虑到上述情况而进行本专利技术，本专利技术的目的在于提供一种游程长度限制装置和一种游程长度限制方法，其能够对将要在信息记录介质上记录的数字数据串容易地进行高速率游程长度限制处理，在所述处理中以简单的结构减少了冗余比特数量。根据本专利技术的一方面，提供一种游程长度限制装置，包括输入部，被配置为输入数字数据串，所述数字数据串包括预定数量的码元，所述码元具有相同数量的比特；搜索部，被配置为搜索特定码元，所述特定码元的模式与输入到所述输入部的数字数据串中所包括的任一码元都不匹配；计算部，被配置为在所述搜索部所搜索的特定码元与输入到所述输入部的数字数据串中所包括的每一码元之间计算异或操作；以及输入部，被配置为输出由所述计算部计算的数字数据串以及由所述搜索部搜索的特定码元。根据本专利技术的另一方面，提供一种游程长度限制方法，包括第一步骤，输入数字数据串，所述数字数据串包括预定数量的码元，所述码元具有相同数量的比特；第二步骤，搜索特定码元，所述特定码元的模式与所述第一步骤输入的数字数据串中所包括的任一码元都不匹配；第三步骤，在所述第二步骤所搜索的特定码元与所述第一步骤输入的数字数据串中所包括的每一码元之间执行异或操作；以及第四步骤，连同通过所述第二步骤搜索的所述特定码元一起输出通过所述第三步骤计算的数字数据串。本专利技术的其它目的和优点将在下面的描述中阐述，并将从所述描述中部分地变得清楚，或可以通过本专利技术的实践而理解。可以通过下文中所具体指出的手段以及组合来实现并获得本专利技术的目的和优点。附图说明包括到此并构成说明书的一部分的附图示出本专利技术的实施例，并且与以上给出的一般描述和以下给出的实施例的详细描述一起，用于解释本专利技术的原理。图1是框图，示出根据本专利技术实施例的HDD(硬盘驱动器)11的概要；图2是视图，用于解释由该实施例中的HDD的调制处理部执行的游程长度限制处理的第一示例；图3是框图，示出该实施例中的HDD的调制处理部的配置示例；图4是流程图，用于解释该实施例中的游程长度限制处理的第一示例的处理操作；图5是视图，用于解释由该实施例中的HDD的调制处理部执行的游程长度限制处理的第二示例； 图6是流程图，用于解释该实施例中的游程长度限制处理的第二示例的处理操作；图7是流程图，用于解释该实施例中的游程长度限制处理的第二示例的处理操作；以及图8是流程图，用于解释该实施例中的游程长度限制处理的第二示例的处理操作。具体实施例方式以下将参照附图详细描述本专利技术的实施例。图1示出HDD(硬盘驱动器)11的概要，HDD11是将在该实施例中描述的信息记录/再现装置。HDD11具有主机I/F(接口)13，用于与外部主机装置12交换信息。主机装置12是例如PC(个人计算机)。当例如执行预定的软件应用时，主机装置12使用HDD11来执行信息的写入/读取并将获得的信息作为上述处理的结果存储。此时，主机装置12发出用于需要HDD11写入和读取信息的命令。这些命令通过主机I/F13被提供给主控制器14，并在主控制器14被分析。主控制器14包括CPU(中央处理单元)，并控制HDD11的各种操作。例如，当从主机装置12提供写入命令时，通过主机I/F13将所述写入命令提供给主控制器14，并在主控制器14分析所述写入命令。于是，根据写入命令，主控制器14驱动调制处理部15和编码处理部16，同时控制盘I/F17将硬盘18设置在写入状态下。将要写入的数字数据串通过主机I/F13被提供给调制处理部15。调制处理部15对输入数字数据串进行满足HDD11中的记录/再现系统的需求的游程长度限制处理(防止连0数量超过特定游程长度的处理)，诸如游程长度编码处理。已经经受调制处理部15所执行的游程长度限制处理的数字数据串被提供给编码处理部16。编码处理部16计算ECC(纠错码)奇偶校验——其为基于RS(Read Solomon码)的纠错码，并将计算出的ECC奇偶校验添加到所输入的数字数据串。通过盘I/F17在硬盘18中写入已经由编码处理部16添加了ECC奇偶校验的数字数据串，从而实现硬盘18中的数字数据串的写入处理，所述写入处理基于来自主机装置12的写入请求。当从主机装置12提供读取命令时，通过主机I/F13将所述读取命令提供给主控制器14，并在主控制器14分析所述读取命令。于是，根据读取命令，主控制器14驱动解码处理部19和解调处理部20，同时，控制盘I/F17将硬盘18设置在读取状态下。将从硬盘18读出的数字数据串(包括ECC奇偶校验)通过盘I/F17被提供给解码处理部19。解码处理部19对所输入的数字数据串进行基于ECC奇偶校验的纠错处理。已经经受由解码处理部19执行的纠错处理的数字数据被提供给解调处理部20。解调处理部20解调已经对所输入数字数据串施加的游程长度限制处理(例如游程长度编码处理)，以恢复原始数字数据串。已经由解调处理部20施加了解调处理的数字数据串通过主机I/F13被输出到主机装置12，由此实现从硬盘18对数字数据串的读取处理，该读取处理基于来自主机装置12的读取请求。将描述在调制处理部15中执行的游程长度限制处理的第一示例。假定将512字节数字数据串的用户数据输入到调制处理部15。在此情况下，所述数字数据串是4096比特(1字节＝8比特)。假定一个码元长度取10比特，则所述数字数据包含410个码元，如图2所示。由于包含10比特的码元可以形成的模式的数量是210＝1024，因此调制处理部15搜索具有与所输入的410个码元中的任意一个都不匹配的模式的特定10比特码元P。于是，调制处理部15在所输入的410个码元中的每一个与所搜索的码元P之间执行异或操作，并将所述410个码元连同码元P一起输出。由此断定，在所述410个码元中的每一个中必然包含至少一个“1”。当给定的连续两个码元的第一码元仅开始比特是“1”并且其第二码元仅结束比特是“1”时，连“0”的数量变得最大。在此情况下，连“0”的数量是18。也就是说，在第一示例中，假定被包含在一个码元中的比特的数量是n，可以将所述游程长度限制为最大2n-2。如上所述，搜索具有与所输入的码元中的任意一个都不匹配的模式的特定码元P，并且在所输入的码元中的每一个和码元P之间执行异或操作，以简单的结构容易地实现了游程长度限制处理，从而将连“0”的最大数量限制为18。进一步地，在此情况下，输出的比特的数量是4106，这是通过将10比特的码元P添加到所输入的4096个比特来获得的，因此，编码率达到0.99756(＝4096/4106)。因此，该方法适合于实际应用。图3示出调制处理部1本文档来自技高网...
【技术保护点】
一种游程长度限制装置，其特征在于，包括：输入部（１５ｂ），被配置为输入数字数据串，所述数字数据串包括预定数量的码元，所述码元具有相同数量的比特；搜索部（１５ｃ１），被配置为搜索特定码元（Ｐ），所述特定码元（Ｐ）具有与输入到所述输入部（１５ｂ）的所述数字数据串中所包括的任一码元都不匹配的模式；计算部（１５ｃ２），被配置为在所述搜索部（１５ｃ１）所搜索的特定码元（Ｐ）和输入到所述输入部（１５ｂ）的数字数据中所包括的每一码元之间执行异或操作；以及输出部（１５ｄ），被配置为连同由所述搜索部（１５ｃ１）搜索的所述特定码元（Ｐ）一起输出被所述计算部（１５ｃ２）计算的数字数据串。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：吉田贤治，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。