本发明专利技术涉及低密度奇偶校验码ＬＤＰＣ编码技术，尤其涉及一种对信源比特矢量进行交错移位变化的ＬＤＰＣ码编码方法及编码装置。本发明专利技术将循环存储矩阵变形为交错存储矩阵后固定于只读存储器中，在生成校验比特矢量的过程中，将对生成矩阵的操作变化为对原始信源比特的交错位移操作，从而有利于硬件并行实现。本发明专利技术提高了ＬＤＰＣ码编码器的处理速度，降低了实现复杂度等。
【技术实现步骤摘要】
本专利技术涉及信道编码技术，尤其涉及一种低密度奇偶校验码(LDPC，Low-Density Parity-Check Codes)编码方法及编码装置。
技术介绍
LDPC码是一类纠错性能可逼近Shannon限的信道编码方案。近年来，由于表现出了良好的纠错性能和易于并行实现的解码器硬件结构等优点，LDPC码已经获得了工业界和学术界的大力支持和持续关注，并且多个技术标准已经将LDPC码选用为了信道编码方案，如中国的CMMB标准和中国的DTMB标准。其中，CMMB标准由中国国家广播电影电视总局于2006年10月颁布于GY/T 220.1-2006《移动多媒体广播第1部分广播信道帧结构、信道编码和调制》当中，DTMB标准由中国国家质检总局和国标委联合颁布于GB20600-2006《数字电视地面广播传输系统帧结构、信道编码和调制》当中。 LDPC码由其奇偶校验矩阵或生成矩阵确定，其中解码器采用了奇偶校验矩阵，而编码器既可以采用奇偶校验矩阵，也可以采用生成矩阵，并且奇偶校验矩阵和生成矩阵可相互推导。若生成矩阵拥有较规律的矩阵结构，一般编码器将采用生成矩阵。 由于解码器的硬件可实现性非常重要，因此面向硬件实现的LDPC码的奇偶校验矩阵一般都具有非常规律性的矩阵结构，其中有一类LDPC码，称之为类循环LDPC码(QC-LDPC，Quasi-Cyclic LDPC codes)，其奇偶校验矩阵就具有了十分规律的类循环特性。 LDPC码生成矩阵G的一种形式的矩阵结构可以表示如下 其中，G表示LDPC码的生成矩阵，I表示b×b阶单位矩阵，O表示b×b阶零矩阵，而Gi，j是b×b阶循环矩阵，0≤i≤k-1，0≤j≤c-1。例如，在DTMB标准中，码率为0.4的LDPC码生成矩阵的参数定义为k＝24，c＝35，b＝127。因而，生成矩阵G的行数目为k×b行，可记为K行，列数目为(c+k)×b列，可记为N列；对应的DTMB示例矩阵大小为3048行7493列。生成矩阵G的元素具体取值为0或1。 循环矩阵Gi，j具有如下属性矩阵内的每一行都是上一行的向右循环移位一位，矩阵的第一行是矩阵的最后一行的向右循环移位一位；矩阵内的每一列都是左一列的向下循环移位一位，第一列是最后一列的向下循环移位一位。 LDPC码编码器负责的编码功能可以表示如下 C＝S·G 其中，C表示编码后的码字，为一比特行矢量，大小为1×N；S为原始信源比特矢量，大小为1×K。应当指出的是，上述操作为模二加操作。 可以看出，实现LDPC码编码器的主要过程就在于计算原始信源比特矢量与生成矩阵的乘加操作。因此，当硬件实现LDPC码的编码器时，首先需要将生成矩阵G存储起来。从生成矩阵G的结构特性可以知道，单位矩阵I和零矩阵O不需要存储，循环矩阵Gi，j也只需要存储其一行或者一列。此外，一般情况下，由于循环矩阵Gi，j的值为1或0的元素的数目较多，或者说如果通过存储元素1或0的矩阵位置来存储循环矩阵的话，存储量很大。因此，常用的存储方法都是直接存储循环矩阵的一行或者一列，即直接存储循环矩阵的元素比特值而非位置值。然后，将原始信源比特矢量S与生成矩阵G的一列相乘，获得码字C的一个校验比特；接下来，根据循环矩阵的循环特性，获得生成矩阵G的下一列，再进行S与该列相乘的操作，获得码字C的又一个校验比特；以此类推，获得所有校验比特。而码字C的信息比特，则可以从原始信源比特矢量S直接获得。 传统的LDPC码编码器的硬件实现方案正如上述处理流程一样。但是，该方案却拥有诸多不方便的地方，如必需频繁变动循环矩阵以获得生成矩阵的每一列，需要较多的存储空间读取操作，需要较多的逻辑控制操作等。
技术实现思路
有鉴于此，本专利技术的目的之一是提供一种低密度奇偶校验码的编码方法，使用该方法能够解决现有技术中需要频繁变动循环矩阵以获得生成矩阵的每一列以及存储空间大、逻辑控制复杂的技术问题。 为达到上述目的，本专利技术的技术方案是这样实现的 A、对用于重构生成矩阵的单列存储矩阵进行变形获得交错存储矩阵G′V； B、对原始信源比特矢量S进行变形，得到交错信源比特矢量S′； C、以所述交错存储矩阵G′V为基础，将对所述交错存储矩阵G′V中列矢量进行循环移位的操作转化为对所述交错信源比特矢量S′循环移位的操作，所述交错存储矩阵G′V的列矢量分别与对应的交错信源比特矢量进行矩阵运算后，获得校验比特矢量； D、将获得的所述校验比特矢量与原始信源比特矢量合并形成低密度奇偶校验码码字。 进一步地，步骤A中所述获得交错存储矩阵G′V的步骤具体包括 A1、取生成矩阵G的校验子矩阵GL中的每个循环矩阵同一位置的一列，生成单列存储矩阵GV； A2、对单列存储矩阵GV进行变形获得交错存储矩阵G′V，所述交错存储矩阵G′V中的矩阵矢量Vj与所述单列存储矩阵GV中的第j列的矩阵矢量的关系为 其中，vj，q表示矢量Vj的第q个比特，0≤q≤k×b-1，％表示取模操作， 表示向下取整，k为生成矩阵的行数，b为循环矩阵的行列数。 进一步地，步骤B中，所述交错信源比特矢量S′中的比特位与所述原始信源比特矢量S中的比特位的对应关系为 其中，p为交错信源比特矢量S′中的第p位信源比特，k为生成矩阵的行数，b为循环矩阵的行列数。 本专利技术的另一专利技术目的是提供一种低密度奇偶校验码的编码装置， 为达到上述目的，本专利技术的技术方案是这样实现的 一种低密度奇偶校验码的编码装置，该装置包括 输入处理模块，用于对原始信源比特矢量进行变形得到交错信源比特矢量，并提供原始信源比特矢量的输出； 校验比特生成模块，用于生成校验比特矢量； 输出处理模块，用于合并校验比特矢量和原始信源比特矢量生成低密度奇偶校验码码字矢量； 所述输入处理模块分别输出交错信源比特矢量给所述校验比特生成模块，输出原始信源比特矢量给所述输出处理模块，所述校验比特生成模块输出校验比特矢量给所述输出处理模块。 进一步地，所述校验比特生成模块进一步包括 交错存储矩阵存储单元，用于存储交错存储矩阵； 信源读取单元，用于从所述输入处理模块读取交错信源比特矢量； 矩阵运算单元，用于将交错信源比特矢量与交错存储矩阵进行矩阵运算，获得校验比特矢量。 进一步地，所述输入处理模块接收以比特形式串行输入的原始信源比特矢量，并以比特形式将所述原始信源比特矢量串行送往所述输出处理模块，且输入的原始信源比特矢量经地址变换后进入一块双口随机存储器，通过所述双口随机存储器完成从原始信源比特矢量到交错信源比特矢量的变换，所述双口随机存储器一个数据口的数据宽度为1比特，另一数据口的数据宽度为生成矩阵的行数个比特位。 进一步地，所述校验比特生成模块的操作流程采用流水线形式，逐比特地将校验比特矢量送往输出处理模块。 由于采用了以上的技术方案，循环存储矩阵变形为交错存储矩阵后即固定于只读存储器中，在生成校验比特矢量的过程中，LDPC码编码器不对循环矩阵进行变化，而只对信源比特矢量进行变化，从而有利于硬件并行实现，本专利技术提高了LDPC码编码器的处理速度，降低了实现复杂度等。 附图说明 图1本文档来自技高网...
【技术保护点】
一种低密度奇偶校验码的编码方法，其特征在于，包括如下步骤： Ａ、对用于重构生成矩阵的单列存储矩阵进行变形获得交错存储矩阵Ｇ′↓［Ｖ］； Ｂ、对原始信源比特矢量Ｓ进行变形，得到交错信源比特矢量Ｓ′； Ｃ、以所述交错存储矩阵Ｇ′↓［Ｖ］为基础，将对所述交错存储矩阵Ｇ′↓［Ｖ］中列矢量进行循环移位的操作转化为对所述交错信源比特矢量Ｓ′循环移位的操作，所述交错存储矩阵Ｇ′↓［Ｖ］的列矢量分别与对应的交错信源比特矢量进行矩阵运算后，获得校验比特矢量； Ｄ、将获得的所述校验比特矢量与原始信源比特矢量合并形成低密度奇偶校验码码字。
【技术特征摘要】
【专利技术属性】
技术研发人员：张辉，王西强，宋挥师，
申请(专利权)人：北京创毅视讯科技有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。