一种对振荡频率源进行温度补偿和频率校正的电路结构制造技术

一种对振荡频率源进行温度补偿和频率校正的电路结构，其特征在于：包括时钟发生电路、中央处理单元、程序存储器、数据存储器、补偿数据存储器、多字节的频率缓存器、多字节的频率寄存器、相位累加器、正弦波形存储器和数模转换器；被校正的振荡频率源与时钟发生电路的时钟输入端相连；时钟发生电路的输出端与中央处理单元、程序存储器、数据存储器、补偿数据存储器、多字节的频率缓存器和多字节的频率寄存器的时钟输入端相连；被补偿的振荡频率源与相位累加器和正弦波形存储器的时钟输入端相连；中央处理单元通过地址、数据和控制总线与时钟发生电路、程序存储器、数据存储器、补偿数据存储器及多字节的频率缓存器相连；多字节的频率缓存器具有多字节的数据输出端和指示中央处理单元对多字节的频率缓存器的所有字节的写入操作已完成的标志位输出端；多字节的频率缓存器的数据输出端连接到多字节的频率寄存器的数据输入端；多字节的频率缓存器的标志位输出端连接到多字节的频率寄存器的写入控制端；多字节的频率寄存器的数据输出端连接到相位累加器的一个数据输入端；相位累加器的数据输出端连接到相位累加器的另一个数据输入端；相位累加器的数据输出的高端数据线连接到正弦波形存储器的地址线；正弦波形存储器的数据输出端连接到数模转换器的数据输入端；数模转换器输出相应的模拟电压量；地址、数据和控制总线连接到电路结构外部。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种对频率振荡源进行温度补偿和频率校正的电路结构。
技术介绍
使用微控制器对振荡频率源进行温度补偿和频率校正一般都是根据振荡频率源的温度变化，由微控制器以各种各样的方式输出一个相应的模拟电压来控制压控振荡器的输出频率，从而达到频率补偿的效果。但是在使用模拟控制时，部件的模拟参数对输出频率的频率特性会产生影响，从而影响器件品质，使产品的成品率下降。
技术实现思路
本技术所要解决的问题是提供一种对振荡频率源进行温度补偿和频率校正的电路结构，该电路结构，对频率输出采取了纯数字的控制，可避免在使用模拟控制时部件的模拟参数对输出频率的频率特性的影响，减少影响器件品质的因素，从而提高产品的成品率。本技术还提供的技术方案是一种对振荡频率源进行温度补偿和频率校正的电路结构，包括时钟发生电路、中央处理单元(CPU)、程序存储器、数据存储器(RAM)、补偿数据存储器、多字节的频率缓存器、多字节的频率寄存器、相位累加器、正弦波形存储器和数模转换器。被校正的振荡频率源与时钟发生电路的时钟输入端相连；时钟发生电路的输出端与中央处理单元(CPU)、程序存储器、数据存储器(RAM)、补偿数据存储器、多字节的频率缓存器和多字节的频率寄存器的时钟输入端相连，向它们提供操作时钟；被补偿的振荡频率源直接与相位累加器和正弦波形存储器的时钟输入端相连，向它们提供操作时钟；中央处理单元(CPU)通过地址、数据和控制总线与时钟发生电路、程序存储器、数据存储器(RAM)、补偿数据存储器及多字节的频率缓存器相连，中央处理单元(CPU)可直接或间接地对它们进行寻址和读写操作；多字节的频率缓存器具有多字节的数据输出端和指示中央处理单元对多字节的频率缓存器的所有字节的写入操作已完成的标志位输出端；多字节的频率缓存器的数据输出端连接到多字节的频率寄存器的数据输入端；多字节的频率缓存器的标志位连接到多字节的频率寄存器的写入控制端；多字节的频率寄存器的数据输出端连接到相位累加器的一个数据输入端；相位累加器的数据输出端连接到相位累加器的另一个数据输入端；相位累加器的数据输出的高端数据线连接到正弦波形存储器的地址线；正弦波形存储器中存储了正弦波形的采样值，正弦波形存储器的数据输出端连接到数模转换器的数据输入端；数模转换器输出相应的模拟电压量；地址、数据和控制总线连接到电路结构外部。上述的电路结构还可使用硬件加法器，设有多字节的偏移频率缓存器、多字节的偏移频率寄存器和加法器。中央处理单元(CPU)通过地址、数据和控制总线与多字节的偏移频率缓存器相连；多字节的偏移频率缓存器具有多字节的数据输出端和指示中央处理单元对多字节的偏移频率缓存器的所有字节的写入操作已完成的标志位输出端；多字节的偏移频率缓存器的数据输出端连接到多字节的偏移频率寄存器的数据输入端；多字节的偏移频率缓存器的标志位连接到多字节的偏移频率寄存器的写入控制端；多字节的偏移频率寄存器的输出端连接到加法器的一个数据输入端；多字节的频率寄存器的输出端连接到加法器的另一个数据输入端；加法器的数据输出端连接到相位累加器的一个数据输入端。本技术具有补偿精度高，频率校正速度快的优点，而且频率改变时相位连续，频率特性只与数字参数有关。本技术对频率输出采取了纯数字的控制，避免了在使用模拟控制时部件参数对输出频率的影响，减少了影响器件品质的因素，从而提高了产品的成品率。同时，可以在不改变内部硬件的情况下，可由软件高精度地设置不同的输出频率，这使得在生产不同型号的产品时不须改变硬件，大大地简化了生产流程，增加了产品的灵活性。而且，本技术所涉及的器件可完成自我校正，适于大批量生产。附图说明图1为本技术的电路结构框图；图2为本技术使用硬件加法器的电路结构框图；图3为本技术使用分立元件来实现的电路结构框图。具体实施方式参见图1，实现本技术的电路结构包括时钟发生电路、中央处理单元(CPU)、程序存储器、数据存储器(RAM)、补偿数据存储器、多字节的频率缓存器、多字节的频率寄存器、相位累加器、正弦波形存储器和数模转换器。被校正的振荡频率源与时钟发生电路的时钟输入端相连；时钟发生电路的输出端与中央处理单元(CPU)、程序存储器、数据存储器(RAM)、补偿数据存储器、多字节的频率缓存器和多字节的频率寄存器的时钟输入端相连，向它们提供操作时钟；被补偿的振荡频率源直接与相位累加器和正弦波形存储器的时钟输入端相连，向它们提供操作时钟；中央处理单元(CPU)通过地址、数据和控制总线与时钟发生电路、程序存储器、数据存储器(RAM)、补偿数据存储器及多字节的频率缓存器相连，中央处理单元(CPU)可直接或间接地对它们进行寻址和读写操作；多字节的频率缓存器输出多字节的数据和一个标志位，该标志位指示中央处理单元(CPU)对多字节的频率缓存器的所有字节的写入操作已完成；多字节的频率缓存器的数据输出端连接到多字节的频率寄存器的数据输入端；多字节的频率缓存器的标志位连接到多字节的频率寄存器的写入控制端；多字节的频率寄存器的数据输出端连接到相位累加器的一个数据输入端；相位累加器的数据输出端连接到相位累加器的另一个数据输入端；相位累加器的数据输出的高端数据线连接到正弦波形存储器的的地址线；正弦波形存储器中存储了正弦波形的采样值，正弦波形存储器的数据输出端连接到数模转换器的数据输入端；数模转换器输出相应的模拟电压量；地址、数据和控制总线连接到电路结构外部。在本技术的较佳实例中，中央处理单元(CPU)可以通过连接到电路结构外部的地址、数据和控制总线读取外部提供的数字量。在本技术的较佳实例中，中央处理单元(CPU)通过地址、数据和控制总线和多字节的频率缓存器相连，中央处理单元(CPU)可以对多字节的频率缓存器进行写入操作。在本技术的较佳实例中，频率缓存器为多字节的频率缓存器；该多字节的频率缓存器具有一个标志位，以指示中央处理单元(CPU)对频率缓存器的所有字节的写入操作已完成；该标志位连接到多字节的频率寄存器的写入控制端。在本技术的较佳实例中，还可使用硬件加法器(参见图2)，设有多字节的偏移频率缓存器、多字节的偏移频率寄存器和加法器。中央处理单元(CPU)通过地址、数据和控制总线与多字节的偏移频率缓存器相连；多字节的偏移频率缓存器输出多字节的数据和一个标志位，该标志位指示中央处理单元(CPU)对它的所有字节的写入操作已完成；多字节的偏移频率缓存器的数据输出端连接到多字节的偏移频率寄存器的数据输入端；多字节的偏移频率缓存器的标志位连接到多字节的偏移频率寄存器的写入控制端；多字节的偏移频率寄存器的输出端连接到加法器的一个数据输入端；多字节的频率寄存器的输出端连接到加法器的另一个数据输入端；加法器的数据输出端连接到相位累加器的一个数据输入端。在本技术的较佳实例中，中央处理单元(CPU)通过地址、数据和控制总线和多字节偏移频率缓存器相连，中央处理单元(CPU)可以对多字节偏移频率缓存器进行写入操作。在本技术的较佳实例中，偏移频率缓存器为多字节的偏移频率缓存器；该多字节的偏移频率缓存器具有一个标志位，以指示对偏移频率缓存器的所有字节的写入操作已完成；该标志位连接到多字节的偏移频率寄存器的写入控制端本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：黄斌，
申请(专利权)人：深圳市东方汉华软件技术有限公司，
类型：实用新型
国别省市：