时钟控制方法及其控制电路技术

技术编号:3419407 阅读:130 留言:0更新日期:2012-04-11 18:40
提供降低抖动的时钟控制电路及其控制方法。至少配有一个平均化电路,该电路相对于由第一和第二输入端输入的第一和第二信号,生成具有内分所述第一和第二信号时间差的时间差信号,并从输出端输出,在所述平均化电路的第一和第二输入端上,输入第一和第二时钟信号,生成将所述第一和第二时钟信号脉冲间的时间差平均化的时钟。(*该技术在2019年保护过期,可自由使用*)

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种时钟控制电路,该时钟控制电路至少配有一个时序平均化电路,相对于从第一和第二输入端输入的第一和第二信号,生成具有按预定比例内分所述第一和第二信号时间差的时间差信号,并从输出端输出,其特征在于,在所述时序平均化电路的第一和第二输入端供给 第一和第二时钟信号,生成具有将所述第一和第二时钟信号脉冲间的时间差内分的时间差的时钟信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:佐伯贵范
申请(专利权)人:恩益禧电子股份有限公司
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1