混相器以及利用该混相器的多相发生器制造技术

本发明专利技术公开了一种对于存在相位差的第一和第二输入电压，生成存在相位差的输出电压的混相器，以及利用这种混相器的多相发生器。该混相器包括：第一和第二相位延迟单元，分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压；中间相位输出单元，输出具有第一和第二输入电压的中间相位的第三和第四输出电压；和输出选择单元，选择和输出各种输出电压中的两个。所述多相发生器由串联的混相器构成，使得多相发生器中最后一级的混相器输出具有第一和第二输入电压的中间相位的各种输出电压之一。因此，提供了能耗小的多相发生器。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及混相器(phase blender)和利用该混相器的多相发生器(multi-phase generator)，尤其涉及利用存在相位差的输入电压，生成与中间相位相对应的输出电压的混相器，和利用混相器生成具有任意相位差的输出电压的多相发生器。本申请是基于韩国专利申请第2001-8033号的，将它列在这里以供参考。
技术介绍
为了利用混相模式实现作为时钟发生器的锁相环(PLL)或延迟锁定环(DLL)，要求输入每一个都带有延迟不同量的各种各样相位的信号，或者说，要求能输出相位差比两个输入信号的相位差小的各种信号的混相器，以及利用这样的混相器的多相发生器。根据存在延迟差的两个输入信号控制输出信号的延迟量被称为“延迟混合(delay mixing)”或“延迟内插(delay interpolation)”，实际的输出信号另外还延迟了整个系统的群延迟那么多。为了获得这样的特性，可以通过控制两个信号的电流源的比率，并附加受控制的比率，生成输出信号，并且可以利用反相器使两个延迟信号碰头(colliding)，获得细抽头(fine-tap)(相关文件B.W.Garlepp等人的《用于高速CMOS(互补金属氧化物半导体)接口电路的便携式数字DLL》，电气电子工程师学会杂志，《固态电路》，第34卷，632-644页，1999年5月(B.W.Garlepp et al，A portable digital DLL for high-speed CMOS interface circuit，IEEE J.Solid-state Circuits，vol.34，pp.632-644，May 1999)和S.Sidiropoulos的《高性能芯片间信令》，博士论文，作为技术报告CLS-TR-98-760，可从斯坦福大学计算机系统实验室网址http//elib.stanford.edu获得(S.Sidiropoulos，High-performance interchipsignaling，Ph.D dissertation，Available as Tech.Rep.CLS-TR-98-760 fromhttp//elib.stanford.edu Computer Systems Lab.，Stanford University))。混相器根据具有延迟时间Δt的两个输入Vin1和Vin2，输入N个位的选择码(selection code)，并生成带有被除以1/2N的Δt的输出信号。因此，在N-位代码是‘0’的情况下，应该输出延迟时间最短的信号，在2N-1的情况下，应该输出延迟时同最长的信号，和在‘0’与‘2N-1’之间的任意值的情况下，应该输出其线性延迟特性与该值相对应的信号。图1显示了传统的混相器。图1所述的混相器采取利用CMOS反相器的输出，生成具有中等延迟量的输出信号的模式。详细说明如下(两个相对照的信号存在相位差意味着两者在时间域中存在着与相位差一样大的和与相位差相对应的时间差，因此，相位差和时间差的含义是相同的)。输入到混相器20的是存在相位差的两个输入电压Vin1和Vin2，混相器20输出相位互不相同的三个输出电压Vout1、Vout2、和Vout3。混相器20含有分别输入第一和第二输入电压Vin1和Vin2的第一和第二相位延迟单元21和22、和输入第一和第二输入电压Vin1和Vin2的中间相位输出单元30。第一和第二相位延迟单元21和22输出其相位分别与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2，而中间相位输出单元30输出其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三输出电压Vout3。中间相位输出单元30含有一对其输出端口相互连接并输入第一和第二输入电压Vin1和Vin2的第一反相器31a和31b、和输入第一反相器31a和31b的输出电压和输出第三输出电压Vout3的第二反相器32。并且，第一相位延迟单元21由一对串联的第三反相器21a和21b构成，和第二相位延迟单元22由一对串联的第四反相器22a和22b构成。图1所示的每个反相器的详细结构显示在图2中。每个反相器包括串联的PMOS(MP0)(P沟道金属氧化物半导体)晶体管和NMOS(MN0)(N沟道金属氧化物半导体)晶体管。源电压VDD施加到PMOS(MP0)晶体管的源极上，而NMOS(MN0)晶体管的源极接地。并且，PMOS(MP0)晶体管和NMOS(MN0)晶体管的漏极相互连接。将输入信号Vin分别输入到PMOS(MP0)晶体管和NMOS(MN0)晶体管的栅极，并从PMOS(MP0)晶体管和NMOS(MN0)晶体管的漏极，即，连接端输出输出电压Vout。PMOS(MP0)晶体管和NMOS(MN0)晶体管起根据输入信号Vin开关的开关作用。同时，开关模式与下列相同。 在上表中，PMOS(MP0)晶体管和NMOS(MN0)晶体管被简单地描述成打开操作或关闭操作，但是，实际上，PMOS(MP0)晶体管和NMOS(MN0)晶体管随着输入电压Vin幅度的变化而改变它们的电阻，以当作从短路状态(short state)(或开路状态(open state))变化到开路状态(或短路状态)的可变电阻器来操作。进一步，从输入电压的角度来看，认为虚电容器C0连接到反相器的输入级。图3是显示图2所示的反相器的输入电压和输出电压之间的相互关系的图形。根据表中所述的操作，输出输入电压Vin，作为其相位被反相了的输出电压。同时，反相器中PMOS(MP0)晶体管和NMOS(MN0)晶体管的开关操作伴随着一定的时间延迟，使得如图3所示，在预定时间之后才输出相位被反相了的输出电压Vout。图4是显示图1所示的传统混相器的输入和输出之间的相互关系的图形。如果将第一输入电压Vin1输入到第一相位延迟单元21，那么，由于第一相位延迟单元21包括两个反相器21a和21b，因此，与第一输入电压Vin1中的波形相同地输出第一输出电压Vout1。同时，输出被两个反相器21a和21b延迟了预定延迟时间的波形。至于第二输入电压Vin2，第二相位延迟单元22输出波形与第二输入电压Vin2相同，但延迟了一定延迟时间的第二输出电压Vout2。因此，第一和第二相位延迟单元21和22输出其相位与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2。如果以某一时间差Δt输入第一和第二输入电压Vin1和Vin2，那么，中间相位输出单元30输出与第一输出电压Vout1相比滞后了1/2Δt，与第二输出电压Vout2相比超前了1/2Δt的第三输出电压Vout3，这是一个在第一和第二输入电压Vin1和Vin2反相点的中点上反相的信号。同时，第三输出电压Vout3具有与第一和第二输出电压Vout1和Vout2相同的延迟时间。因此，输出了其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三输出电压Vout3。当模拟上述混相器时，在两个输入电压Vin1和Vin2在不同时间上驱动第二反相器32的假设下，使用了用电流源和RC充放电的数学公式逼近上面混相器的方法。因此，当获得一个混相器中本文档来自技高网...

【技术保护点】
一种混相器，包括： 第一和第二相位延迟单元，用于分别输入相互之间存在一定相位差的第一和第二输入电压，和分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压； 中间相位输出单元，具有一对用于分别输入第一和第二输入电压的第一反相器，这对第一反相器的输出端口彼此连接，并且具有一对输入第一反相器的输出电压并分别输出第三和第四输出电压的第二反相器；和 输出选择单元，含有有选择地输出第一和第三输出电压的第一多路复用器，和有选择地输出第二和第四输出电压的第二多路复用器， 其中，所述第一和第二反相器中的每一个都包括ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，这些ＰＭＯＳ晶体管和ＮＭＯＳ晶体管根据输入到它们的栅极的电压的幅度，进行彼此相反的开关操作，并且，第一和第二输入电压输入到所述ＰＭＯＳ晶体管和ＮＭＯＳ晶体管的栅极， 从而，第三和第四输出电压具有在第一和第二输出电压的相位之间的中间相位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：沈大尹，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]