可减低时钟馈通效应的切换式电容电路与相关方法技术

一种切换式电容电路，用于一压控振荡器中，可减低断路该切换式电容电路时的时钟馈通效应以及瞬时频率飘移。藉由渐进式地将该切换式电容电路自通路状态切换至断路状态，时钟馈通效应即可被减小。当将该切换式电容电路切换至断路状态时，多个控制信号会被依序切换，以依照组件大小顺序，由大到小依序断路多个不同大小的开关组件。在最小的开关组件的控制端前可以再加上一个低通滤波器，以更进一步减低时钟馈通效应。藉由使用额外的开关组件将最大的开关组件独立出来的方式，可以减低最大开关组件的泄漏电流所导致的负载电容变化。

【技术实现步骤摘要】

本专利技术涉及一种切换式电容电路，特别涉及一种使用于压控振荡器内的切换式电容电路，可用来减低时钟馈通效应，也因此可以抑制在频率校正阶段以及频率合成器锁相阶段时的压控振荡器频率飘移现象。
技术介绍
压控振荡器(voltage cont rolled oscillator，VCO)是一个常使用于无线通信系统(wireless communication systems)中，执行频率合成(frequencysynthesis)工作的组件。例如Welland等人于美国专利第6,226,506号的专利中所述，无线通信系统通常需要在接收路径电路(receive path circuitry)以及传送路径电路(transmit path circuitry)上执行频率合成的工作。图1为已知技术一压控振荡器10的示意图。图中用于一频率合成器(frequency synthesizer)的LC式压控振荡器10包含有一共振腔(resonator)，基本的共振腔结构则包含有一电感12，耦合于一第一振荡节点OSC_P与一第二振荡节点OSC_N之间。一连续式(continuously)可变电容14以及多个离散式(discretely)可变电容16与电感12并联。连续式可变电容14是用来对一目标电容值进行微调的工作(fine tuning)，至于多个离散式可变电容16则是用来进行粗调的工作(coarse tuning)。而电容与电感本身所造成的电阻损失(resistive loss)则由负电阻值产生器(negativeresistance genera tor)18进行补偿，以维持系统的振荡。在这些离散式可变电容16中的每一个离散式可变电容皆构成一个切换式电容(switched-capacitor)电路，每一个切换式电容电路皆受一独立的控制信号(分别为SW_1～SW_N)所控制。依据一控制信号SW_N，一切换式电容电路20可以选择性地让一电容24连上或不连上(connect or disconnect)压控振荡器10的共振腔。这些切换式电容电路的不同通路/断路组合可以使此一LC式共振腔具有较大的电容值变动范围，因此即可增大压控振荡器10可振荡的频率范围。图2为已知技术一切换式电容电路20a的示意图。一电容30是耦合于第一振荡节点OSC_P以及一节点A之间。一开关组件32可选择性地让节点A连上或不连上接地点，其中开关组件32是受一控制信号SW所控制。当开关组件32被导通时(close)，电容30的电容值会被加到压控振荡器10的共振腔的整体电容值中。当开关组件32被断路时(open)，自第一振荡节点OSC_P看进去的电容值就变成电容30的电容值以及开关组件32在断路状态的寄生电容值(parasitic capacitance)的串联组合(series combination)。图3为已知技术一差动切换式电容电路20b的示意图。由于差动式的架构具有较好的共模噪声抑制(common-mode noise rejection)的能力，因此常被广泛地使用在高速集成电路的环境中。在差动切换式电容电路20b中，一正端(positive side)电容40是耦合于第一振荡节点OSC_P与一节点A之间。一正端开关组件(switch element)42可选择性地让节点A连上或不连上接地点。一负端电容44是耦合于第二振荡节点OSC_N以及一节点B之间。一负端开关组件46可选择性地让节点B连上或不连上接地点。这两个开关组件42、46皆受相同的控制信号SW所控制。当开关组件42、46被导通时，正端电容40与负端电容44的电容值的串联组合就会被加到压控振荡器10的整体电容值。至于当开关组件42、46被断路时，差动的输入电容值即变成正端电容40、负端电容44以及其它寄生电容的电容值的串联组合。整体的输入电容值在所有的开关组件42、46皆被断路时会低于所有的开关组件42、46被导通时的状态。图4则为已知技术一第二差动切换式电容电路20c的示意图。第二差动切换式电容电路20c除了包含有与第一差动切换式电容电路20b相同的组件，另包含有一中央开关组件48，用来降低于节点A与节点B之间的开关导通电阻值(turn-on switch resistance)。这三个开关组件42、46、48皆受相同的控制信号SW所控制。当开关组件42、46、48被导通时，正端电容40与负端电容44的电容值的串联组合就会被加到压控振荡器10的整体电容值。至在当开关组件42、46、48被断路时，差动的输入电容值即变成正端电容40、负端电容44以及其它的寄生电容的电容值的串联组合。整体的输入电容值在所有的开关组件42、46、48皆被断路时会低于所有的开关组件42、46、48皆被导通时的状态。不论使用的是图2所示的单端式架构或是图3及图4所示的差动式架构，当切换式电容电路20a、20b或20c被断路时，在节点A上(在图3及图4的差动式架构中还包括节点B)会产生一瞬时阶跃电压变动(momentary voltagestep change)。上述的瞬时阶跃电压变动会造成共振腔整体电容值产生不该有变动，最后，亦造成了压控振荡器10的频率产生不该有的飘移。由于在第2、3、4图中的例子是使用了NMOS开关，因此瞬时阶跃电压变动是为当开关组件32、42、46、48被断路时产生的电压下降(voltage drop)。以图2所示的单端式架构为例，当开关组件32被断路时，带电载子(charge carriers)会被注入(injected)连接于开关组件32第一端与第二端之间的接面电容(junction capacitance)。带电载子的注入即造成了节点A的阶跃电压变动。上述的效应即为所谓的时钟馈通效应(clockfeedthrough effect)，并且以控制信号SW自开关组件32的控制端(亦即MOS晶体管的栅极)馈通(feedthrough)到开关组件32另外两个端点上(亦即MOS晶体管的漏极与源极)的形式出现。当开关组件32被导通时，由于节点A是耦合于接地点，因此控制信号SW的馈通不会造成任何影响。然而，当开关组件32被断路时，控制信号SW的馈通会造成一阶跃电压，即节点A上产生的电压下降。而由于节点A产生了电压下降的情形，由开关组件32漏极端的N+扩散子(N+diffusion)以及P型的基板(Ptype substrate)所形成的二极管在断路状态下会有些许的顺偏压(forward biased)并产生泄漏电流(leakage current)。当接面二极管的泄漏电流缓慢地对节点A进行充电，该节点电位会恢复到接地点电位。于节点A产生的电压降低以及恢复的动作会改变压控振荡器10共振腔的负载电容值(load capacitance)，也就造成了压控振荡器10产生了不该存在的频率飘移(frequency drift)。至于当图4所示的差动式切换式电容电路20c被断路时，其于节点A及节点B上亦会遇到相同的时钟馈通效应的问题。正端节点A会因为正端开关组件42的时钟馈通效应以及中央开关组件48的时钟馈通效应产生不该有的阶跃电压。相同的，负端节点B亦会因为负端开关组件46的时钟馈通效应以及中央开关本文档来自技高网...

【技术保护点】
一种可减低时钟馈通效应的切换式电容电路，包含有：一第一正端开关组件，用来依据一第一控制信号，选择性地让一第一正端节点连上或不连上一第三节点，其中，该第一正端节点是耦合于一正端电容；一第二正端开关组件，用来依据一第二控制信号， 选择性地让该第一正端节点连上或不连上一第二节点；一第三开关组件，用来依据一第三控制信号，选择性地让该第三节点连上或不连上该第二节点；以及一序列控制器，耦合于这些开关组件，用来产生该第一控制信号，该第二控制信号，以及该第三控制 信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：萧启明，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]