【技术实现步骤摘要】
本文描述的技术总体上涉及通信信道均衡，并且更具体地涉及模拟辅助前馈均衡器。
技术介绍
1、信道均衡是在发送器或接收器处调节电信号以补偿接收器处的信道引起的符号间干扰并改善信号完整性的过程。示例性信道均衡技术是前馈均衡，其可以用于减少由发送器和接收器实现的通信信道由于信道损耗损害而导致的失真。
技术实现思路
1、根据所公开的主题，提供了示例性模拟辅助前馈均衡器。
2、一些实施方式涉及用于前馈均衡的装置。该装置包括第一电荷元件数模转换器(dac)，第一电荷元件dac具有第一输出，第一电荷元件dac包括第一多个电荷存储元件，第一电荷元件dac被配置为：基于数字输入信号的相应第一部分存储第一电荷样本；并且基于第一电荷样本生成与数字输入信号的第一部分成比例的第一模拟输出信号；以及第二电荷元件dac，第二电荷元件dac具有耦接到第一输出的第二输出，第二电荷元件dac包括第二多个电荷存储元件，第二电荷元件dac被配置为：基于数字输入信号的相应第二部分存储第二电荷样本；以及基于第二电荷样本生成与数字输入信号的第二部分成比例的第二模拟输出信号；并且其中，第一输出和第二输出在节点处耦接来组合第一模拟输出信号和第二模拟输出信号，以生成第三模拟输出信号。
3、一些实施方式涉及另一装置。该装置包括多个电容器数模转换器(cdac)，所述多个cdac具有相应cdac输出，多个cdac被配置为生成与数字输入信号的第一部分成比例的第一模拟输出信号；比较器电路，该比较器电路具有比较器输入和比较
4、一些实施方式涉及又一装置。装置包括：接收器前端电路，其被配置为将第一模拟信号转换为数字信号，第一模拟信号与第一时钟相关联；重定时器电路，其耦接到接收器前端电路，重定时器电路被配置为基于与第一时钟不同的第二时钟输出数字信号的副本；多个电容器数模转换器(cdac)，其耦接到重定时器电路，多个cdac被配置为生成与数字信号的部分成比例的第二模拟信号；模拟加法器电路，其被配置为基于第二模拟信号中的模拟信号的组合生成第三模拟信号；以及模数转换器，其被配置为基于第三模拟信号输出数字信号的样本。
5、上述
技术实现思路
不旨在是限制性的。此外，本公开内容的各个方面可以单独地或者与其它方面相结合地实现。
【技术保护点】
1.一种用于前馈均衡的装置，所述装置包括：
2.根据权利要求1所述的装置，其中，所述第一电荷元件DAC具有第一输入，所述第二电荷元件DAC具有第二输入，所述第一输入被配置为耦接到与接收器相关联的重定时器电路的第三输出，并且所述第二输入被配置为耦接到所述重定时器电路的所述第三输出或第四输出。
3.根据权利要求1所述的装置，其中，所述第一电荷元件DAC包括：
4.根据权利要求3所述的装置，其中，所述乘法器电路被配置为进行以下各项中的至少一项：
5.根据权利要求1所述的装置，其中，所述第一电荷元件DAC包括：
6.根据权利要求5所述的装置，其中，所述第一电荷元件或所述第二电荷元件中的至少一者为电容器。
7.根据权利要求5所述的装置，其中，所述第一电荷元件是具有第一电容的第一电容器，并且所述第二电荷元件是具有与所述第一电容不同的第二电容的第二电容器。
8.根据权利要求5所述的装置，其中，所述第一开关电路包括：
9.根据权利要求8所述的装置，其中：
10.根据权利要求1所述的装置，其
11.根据权利要求10所述的装置，其中：
12.根据权利要求10所述的装置，其中，所述第二电荷元件DAC包括：
13.根据权利要求1所述的装置，所述装置还包括：
14.根据权利要求13所述的装置，其中，所述SAR电路用于输出第一数字输出信号，并且所述装置还包括：
15.一种装置，所述装置包括：
16.根据权利要求15所述的装置，其中，所述数字逻辑被配置为接收所述数字输入信号的主光标。
17.根据权利要求16所述的装置，其中，所述多个CDAC中的第一CDAC被配置为基于第一数量的位对所述数字输入信号的所述第一部分中的部分进行采样，并且所述数字逻辑用于基于第二数量的位对所述主光标进行采样，所述第二数量的位大于所述第一数量的位。
18.根据权利要求15所述的装置，其中，所述系数为第一系数，并且所述数字逻辑被配置为生成表示所述数字输入信号的第三部分与第二系数的乘积的第三模拟输出信号。
19.一种装置，所述装置包括：
20.根据权利要求19所述的装置，其中，所述组合为第一组合，所述模数转换器包括数字逻辑，所述数字逻辑被配置为生成表示所述数字信号的第二部分与系数的乘积的第四模拟信号，并且所述样本基于所述第三模拟信号与所述第四模拟信号的第二组合。
...【技术特征摘要】
1.一种用于前馈均衡的装置，所述装置包括：
2.根据权利要求1所述的装置，其中，所述第一电荷元件dac具有第一输入，所述第二电荷元件dac具有第二输入，所述第一输入被配置为耦接到与接收器相关联的重定时器电路的第三输出，并且所述第二输入被配置为耦接到所述重定时器电路的所述第三输出或第四输出。
3.根据权利要求1所述的装置，其中，所述第一电荷元件dac包括：
4.根据权利要求3所述的装置，其中，所述乘法器电路被配置为进行以下各项中的至少一项：
5.根据权利要求1所述的装置，其中，所述第一电荷元件dac包括：
6.根据权利要求5所述的装置，其中，所述第一电荷元件或所述第二电荷元件中的至少一者为电容器。
7.根据权利要求5所述的装置，其中，所述第一电荷元件是具有第一电容的第一电容器，并且所述第二电荷元件是具有与所述第一电容不同的第二电容的第二电容器。
8.根据权利要求5所述的装置，其中，所述第一开关电路包括：
9.根据权利要求8所述的装置，其中：
10.根据权利要求1所述的装置，其中，所述第一电荷元件dac包括：
11.根据权利要求10所述的装置，其中：
12...
【专利技术属性】
技术研发人员：阿迈德·萨瓦特·穆罕默德·阿博兰尼·艾玛哈，艾哈迈德·奥斯曼·穆罕默德·穆罕默德·艾沙达，塔梅尔·穆罕默德·阿里，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。