半导体结构及其制备方法、晶体管器件的制备方法技术

本发明专利技术提供了一种半导体结构及其制备方法、晶体管器件的制备方法。通过在开窗内形成拉应力材料层，以在该拉应力材料层的作用下使得金属层中的金属在衬底内的扩散趋势更大限度的被限制在开窗的正下方，降低金属横向扩散的范围，进而避免金属扩散至周边组件。例如，在晶体管器件的制备过程中，即可避免源漏区内的金属硅化物层中的金属横向扩散至栅极结构的问题，有利于提高所形成的半导体结构的器件性能。能。能。

Semiconductor structure and its preparation method, and preparation method of transistor device

【技术实现步骤摘要】
半导体结构及其制备方法、晶体管器件的制备方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体结构及其形成方法，以及晶体管器件的制备方法。

技术介绍

[0002]半导体
中，金属硅化物层被广泛应用于多种半导体器件中，例如，在晶体管器件中普遍利用金属硅化物降低源漏区和导电插塞之间的接触电阻。目前，金属硅化物层通常是利用金属与硅反应生成。而随着半导体技术的发展，半导体集成电路趋于更高的集成度，使得金属硅化物层在其制备过程中及其制备完成后容易出现扩散的金属对其他组件造成影响的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体结构，以解决金属硅化物层中的金属容易扩散至周边组件的问题。
[0004]为解决上述技术问题，本专利技术提供一种半导体结构的制备方法，包括：提供一衬底，并形成介质层在所述衬底上，所述介质层中形成有开窗，所述开窗暴露出所述衬底；形成金属层，所述金属层至少覆盖暴露于所述开窗内的衬底；填充拉应力材料层在所述开窗内；以及，执行退火工艺，以使金属层中的金属和衬底中的硅反应而形成金属硅化物层在所述衬底中。
[0005]可选的，所述金属硅化物层的侧边界未超出所述开窗的侧边界。
[0006]可选的，所述金属硅化物层的厚度从开窗的中心至开窗的边缘依次降低。
[0007]可选的，所述金属硅化物层在厚度方向上的截面形状为三角形。
[0008]可选的，所述拉应力材料层的材料包括氮化硅。
[0009]可选的，所述衬底中还形成有掺杂区，所述介质层中的开窗暴露出所述掺杂区，并将所述金属硅化物层形成在所述掺杂区上。
[0010]可选的，在形成所述拉应力材料层之前对金属层进行氮化处理。
[0011]可选的，在形成所述拉应力材料层之前形成金属氮化物层于金属层之上。
[0012]可选的，执行退火工艺之后，还包括：依次去除所述拉应力材料层和未与衬底反应的金属层，并形成导电插塞在所述开窗中。
[0013]本专利技术还提供了一种晶体管器件的制备方法，包括：形成栅极结构在一衬底上；形成源漏区在栅极结构侧边的衬底中；以及，执行如上所述的半导体结构的制备方法，以形成金属硅化物层在所述源漏区上。
[0014]本专利技术还提供了一种半导体结构，包括：介质层，形成在一衬底上，所述介质层中形成有开窗；金属硅化物层，形成在暴露于所述开窗内的衬底上，并且所述金属硅化物层的侧边界未超出所述开窗的侧边界。
[0015]可选的，所述金属硅化物层的厚度从开窗的中心至开窗的边缘依次降低。
[0016]可选的，所述金属硅化物层在竖直方向上的截面形状为三角形。
[0017]可选的，半导体结构还包括：金属氮化物层和导电插塞，所述金属氮化物层位于所述金属硅化物层之上,所述导电插塞位于所述金属氮化物层之上。
[0018]在本专利技术提供的半导体结构及其制备方法中，通过在开窗内形成拉应力材料层，以在该拉应力材料层对衬底的作用下，使得金属层中的金属在衬底内的扩散趋势更大限度的被限制在开窗的正下方，降低金属横向扩散的范围，进而避免扩散的金属对周边的组件造成影响。例如，在晶体管器件的制备过程中，即可避免源漏区内的金属硅化物层中的金属横向扩散至栅极结构的问题，有利于提高所形成的半导体结构的器件性能。以及，针对所形成的半导体结构而言，由于金属硅化物层被限制在开窗的区域内而未扩展至开窗之外的区域，避免了金属硅化物层内的金属扩散至周边组件而产生不良影响。
附图说明
[0019]图1为本专利技术一实施例中的半导体结构的制备方法的流程示意图。
[0020]图2
‑
图6为本专利技术一实施例中的半导体结构在其制备过程中的结构示意图。
[0021]图7为本专利技术一实施例中的晶体管器件的结构示意图。
[0022]其中，附图标记如下：
[0023]10/100
‑
衬底；
[0024]20/200
‑
介质层；
[0025]200a
‑
开窗；
[0026]300
‑
金属层；
[0027]400
‑
拉应力材料层；
[0028]50/500
‑
金属硅化物层；
[0029]61
‑
金属氮化物层；
[0030]62
‑
导电插塞；
[0031]70
‑
栅极结构；
[0032]81
‑
第一掺杂区；
[0033]82
‑
第二掺杂区。
具体实施方式
[0034]本专利技术的核心构思在于提供一种半导体结构的制备方法，该制备方法可以有效改善在金属硅化物层在其制备过程中及其制备完成之后，出现金属大范围扩散的问题，有利于提高所形成的半导体结构的器件性能。
[0035]具体可参考图1所示，本专利技术提供的半导体结构的制备方法可包括如下步骤。
[0036]S100，提供一衬底，并形成介质层在所述衬底上，所述介质层中形成有开窗，所述开窗暴露出所述衬底。
[0037]S200，形成金属层，所述金属层至少覆盖暴露于所述开窗内的衬底。
[0038]S300，填充拉应力材料层在所述开窗内。
[0039]S400，执行退火工艺，以使金属层中的金属和衬底中的硅反应而形成金属硅化物层在所述衬底中。
[0040]以下结合图2
‑
图6和具体实施例对本专利技术提出的半导体结构及其制备方法作进一步详细说明，其中图2
‑
图6为本专利技术一实施例中的半导体结构在其制备过程中的结构示意图。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
[0041]在步骤S100中，具体参考图2所示，提供一衬底100，并形成介质层200在所述衬底100上，所述介质层200中形成有开窗200a，所述开窗200a暴露出所述衬底100。本实施例中，所述开窗200a的底部还进一步延伸至所述衬底100中。
[0042]进一步的，在所述衬底100中还可形成有掺杂区(图中未示出)，所述介质层200中的开窗200a即暴露出所述掺杂区至少部分。
[0043]在步骤200中，具体参考图3所示，形成金属层300，所述金属层300至少覆盖暴露于所述开窗内的衬底100。其中，所述金属层300可利用沉积工艺形成，并使所述金属层300还覆盖所述开窗200a的侧壁。即，所述金属层300覆盖所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供一衬底，并形成介质层在所述衬底上，所述介质层中形成有开窗，所述开窗暴露出所述衬底；形成金属层，所述金属层至少覆盖暴露于所述开窗内的衬底；填充拉应力材料层在所述开窗内；以及，执行退火工艺，以使金属层中的金属和衬底中的硅反应而形成金属硅化物层在所述衬底中。2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述金属硅化物层的侧边界未超出所述开窗的侧边界。3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述金属硅化物层的厚度从开窗的中心至开窗的边缘依次降低。4.如权利要求3所述的半导体结构的制备方法，其特征在于，所述金属硅化物层在厚度方向上的截面形状为三角形。5.如权利要求1所述的半导体结构的制备方法，其特征在于，所述拉应力材料层的材料包括氮化硅。6.如权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底中还形成有掺杂区，所述介质层中的开窗暴露出所述掺杂区，并将所述金属硅化物层形成在所述掺杂区上。7.如权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述拉应力材料层之前对金属层进行氮化处理。8.如权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述拉应...

【专利技术属性】
技术研发人员：罗启仁，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：