一种带外抑制可配置N-path带通滤波器制造技术

本发明专利技术公开了一种带外抑制可配置N

A configurable N-path bandpass filter with out of band suppression

【技术实现步骤摘要】
一种带外抑制可配置N
‑
path带通滤波器


[0001]本专利技术属于电子信息领域，涉及一种N
‑
path带通滤波器，具体涉及一种带外抑制可配置N
‑
path带通滤波器电路。

技术介绍

[0002]随着不同无线电频率标准的使用，无线通信系统得到了迅速发展。为了衰减噪声和干扰信号，通常采用表面声波(SAW)或体声波(BAW)滤波器。但由于规模和成本的原因，SAW或BAW滤波器在未来的收发机中将不再是合适的选择。N
‑
path滤波器因其精确控制中心频率，同时具有高品质因数的特点，成为可调模拟前端接收机中基本模块的一个有吸引力的选择。

技术实现思路

[0003]本专利技术的目的是提供一种带外抑制可配置N
‑
path带通滤波器，该滤波器避免了现有N
‑
path带通滤波器内部低通滤波器阶数单一的问题，在实现了N
‑
path带通滤波器中心频率可调谐的基础上，实现N
‑
path带通滤波器内部低通滤波器阶数可配置，从而实现对N
‑
path带通滤波器带外抑制可配置的特点。除此之外，本专利技术中大部分元器件为电阻、电容，MOS管也工作在线性区或截止区，以此降低电路的功耗。
[0004]本专利技术的目的是通过以下技术方案实现的：
[0005]一种带外抑制可配置N
‑
path带通滤波器，包括八条滤波通道，每条滤波通道的结构均相同，且每条滤波通道的输入端相接，输出端相接；
[0006]所述每条滤波通道内包括一次混频器、RC低通模块、二次混频器；
[0007]所述一次混频器和二次混频器的结构相同，均由NMOS晶体管构成的开关实现，且不同滤波通道的一次混频器和二次混频器由相同频率且相位差为45
°
的时钟信号驱动；
[0008]所述RC低通模块包括开关、通道电阻R1、R2、R3、R4和基带电容C1、C2、C3、C4，通道电阻R1、R2、R3、R4依次串联，通道电阻R1与RC低通模块的输入端相连，通道电阻R4与RC低通模块的输出端相连，通道电阻R1和基带电容C1之间、通道电阻R2和基带电容C2之间、通道电阻R3和基带电容C3之间、通道电阻R4和基带电容C4之间均通过开关相接，RC低通模块接外部控制信号EN1、EN2、EN3、EN4，外部控制信号EN1、EN2、EN3、EN4通过控制开关控制基带电容C1、C2、C3和C4是否接入电路，以此来配置RC低通滤波器的阶数，当基带电容C1接入电路，基带电容C2、C3、C4不接入电路时，RC低通模块被配置为一阶低通滤波电路；当基带电容C1、C2接入电路，基带电容C3、C4不接入电路时，RC低通模块被配置为二阶低通滤波电路；当基带电容C1、C2、C3接入电路，基带电容C4不接入电路时，RC低通模块被配置为三阶低通滤波电路；当基带电容C1、C2、C3、C4接入电路，RC低通模块被配置为四阶低通滤波电路；
[0009]所述每条滤波通道的输入端为一次混频器，滤波器的输入信号与一次混频器的输入端相接，由一次混频器对输入信号实施下变频操作；
[0010]所述一次混频器的输出端与RC低通模块的输入端相接，通过对RC低通模块进行配
置完成低通滤波阶数的配置，本专利技术中可配置RC低通模块为一阶低通滤波、二阶低通滤波、三阶低通滤波、四阶低通滤波，在实际应用中可根据应用需要继续级联RC以实现更高阶的低通滤波；
[0011]所述RC低通模块的输出端与二次混频器的输入端相接，二次混频器的输出端与滤波器的电路输出端相接，由二次混频器对已完成滤波的信号进行上混频，从而完成滤波。
[0012]本专利技术中，一次混频器和二次混频器由方波时钟信号驱动，以此实现频率调制和解调功能。
[0013]本专利技术中，八条滤波通道中，滤波通道1中一次混频器11与二次混频器12由频率为f
lo
且初始相位为0
°
的方波时钟信号驱动，滤波通道2中一次混频器21与二次混频器22由频率为f
lo
且初始相位为45
°
的方波时钟信号驱动，滤波通道3中一次混频器31与二次混频器32由频率为f
lo
且初始相位为90
°
的方波时钟信号驱动，滤波通道4中一次混频器41与二次混频器42由频率为f
lo
且初始相位为135
°
的方波时钟信号驱动，滤波通道5中一次混频器51与二次混频器52由频率为f
lo
且初始相位为180
°
的方波时钟信号驱动，滤波通道6中一次混频器61与二次混频器62由频率为f
lo
且初始相位为225
°
的方波时钟信号驱动，滤波通道7中一次混频器71与二次混频器72由频率为f
lo
且初始相位为270
°
的方波时钟信号驱动，滤波通道8中一次混频器81与二次混频器82由频率为f
lo
且初始相位为315
°
的方波时钟信号驱动。
[0014]相比于现有技术，本专利技术具有如下优点：
[0015]1、与传统N
‑
path带通滤波器中低通滤波器阶数不可调相比，本专利技术中的N
‑
path带通滤波器含有滤波阶数可配置的RC低通模块，以此实现N
‑
path带通滤波器带外抑制可配置。
[0016]2、本专利技术中所使用的元器件为NMOS晶体管、电阻、电容，其中NMOS晶体管工作在线性区或截止区，因此电路功耗低，整体电路面积小，可节约成本。
[0017]3、相比于传统SAW滤波器和BAW滤波器，本专利技术的滤波器可实现中心频率可调谐。
[0018]4、本专利技术的滤波器避免了现有技术中N
‑
path带通滤波器的内部低通滤波器阶数单一不可配置，在实现中心频率调谐的基础上，实现N
‑
path带通滤波器带外抑制能力可配置的功能。
附图说明
[0019]图1为本专利技术中滤波阶数可配置N
‑
path带通滤波器的结构图。
[0020]图2为本专利技术中滤波阶数可配置N
‑
path带通滤波器的电路图。
[0021]图3为本专利技术中心频率为1.5GHz时N
‑
path带通滤波器带外抑制配置仿真图。
[0022]图4为本专利技术中心频率为1.8GHz时N
‑
path带通滤波器带外抑制配置仿真图。
[0023]图5为本专利技术中心频率为2GHz时N
‑
path带通滤波器带外抑制配置仿真图。
具体实施方式
[0024]下面结合附图对本专利技术的技术方案作进一步的说明，但并不局限于此，凡是对本专利技术技术方案进行修改或者等同替换，而不脱离本专利技术技术方案的精本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带外抑制可配置N
‑
path带通滤波器，其特征在于所述滤波器包括八条滤波通道，每条滤波通道的结构均相同，且每条滤波通道的输入端相接，输出端相接；所述每条滤波通道内包括一次混频器、RC低通模块、二次混频器；所述一次混频器和二次混频器的结构相同，且不同滤波通道的一次混频器和二次混频器由相同频率且相位差为45
°
的时钟信号驱动；所述RC低通模块包括开关、通道电阻R1、R2、R3、R4和基带电容C1、C2、C3、C4，通道电阻R1、R2、R3、R4依次串联，通道电阻R1与RC低通模块的输入端相连，通道电阻R4与RC低通模块的输出端相连，通道电阻R1和基带电容C1之间、通道电阻R2和基带电容C2之间、通道电阻R3和基带电容C3之间、通道电阻R4和基带电容C4之间均通过开关相接，RC低通模块接外部控制信号EN1、EN2、EN3、EN4，外部控制信号EN1、EN2、EN3、EN4通过控制开关控制基带电容C1、C2、C3和C4是否接入电路，以此来配置RC低通滤波器的阶数；所述每条滤波通道的输入端为一次混频器，滤波器的输入信号与一次混频器的输入端相接，由一次混频器对输入信号实施下变频操作；所述一次混频器的输出端与RC低通模块的输入端相接；所述RC低通模块的输出端与二次混频器的输入端相接，二次混频器的输出端与滤波器的电路输出端相接，由二次混频器对已完成滤波的信号进行上混频，从而完成滤波。2.根据权利要求1所述的带外抑制可配置N
‑
path带通滤波器，其特征在于所述一次混频器和二次混频器均由NMOS晶体管构成的开关实现，当时钟信号为低电平时，NMOS晶体管工作在截止区，呈现出高阻抗，即开关断开，频率截止；当时钟信号为高电平时，NMOS晶体管工作在深三极管区，呈现出低阻抗，开关导通，频率通过。3.根据权利要求1或2所述的带外抑制可配置N
‑
path带通滤波器，其特征在于所述一次混频器和二次混频器由方波时钟信号驱动。4.根据权利要求1所述的带外抑制可配置N

【专利技术属性】
技术研发人员：高志强，钱程，李宏军，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：