一种N-path带通滤波器制造技术

本实用新型专利技术涉及一种N

【技术实现步骤摘要】
一种N
‑
path带通滤波器


[0001]本技术涉及可调谐N
‑
path滤波器
，尤其涉及一种 N
‑
path带通滤波器。

技术介绍

[0002]在软件定义无线电(SDR)和认知无线电收发器中，不仅数字后端需要可编程性，模拟前端功能也需要可编程性。这种无线电的一个主要挑战是实现一个射频带通滤波器，在很宽的频率跨度上具有可调谐的中心频率。
[0003]对于电视频段中的认知无线电应用，现有电视发射机信号之间可能存在相对较少且相当窄的频谱空洞。为了抑制强信号以避免阻塞接收器，射频带通滤波器应该具有非常高的线性度、高压缩点和非常高的Q值(Q 值指的是滤波器的品质因数，Q值越高，频带的选择性越好；例如，对于500MHz附近的10MHz带宽)。现有方式中，尽管片外无源滤波器提供了这些特性，但由于尺寸和成本的原因，非常需要集成CMOS滤波器来替代。
[0004]N
‑
path滤波器是由NMOS开关和开关电容器组成的频谱平移电路。与声表面波(SAW)滤波器相比，N
‑
path滤波器具有例如高线性度和品质因数、可调谐中心频率、片上实现能力和低面积占用的独特特性，更适合应用在现代软件定义无线电(SDR)和认知无线电收发器中。但是现有的N
‑
path滤波器，存在NMOS开关导通电阻引起的失真严重、线性度较低的问题。

技术实现思路

[0005]鉴于上述的分析，本技术实施例旨在提供一种N
‑r/>path带通滤波器，用以解决现有N
‑
path滤波器存在的NMOS开关导通电阻引起的失真严重、线性度较低的问题。
[0006]本技术公开了一种N
‑
path带通滤波器，所述带通滤波器包括：信号源，输入电阻，输出电阻，N条并联的开关电容混频通路，以及，多相时钟源；其中，
[0007]所述信号源的输出端连接所述输入电阻的一端，所述输入电阻的另一端连接N条并联的开关电容混频通路的并联端、以及所述输出电阻的一端，所述输出电阻的另一端接地；所述开关电容混频通路由开关电容和NMOS开关管组成；其中，所述NMOS开关管的源极和衬底接地，栅极用于接收所述多相时钟源输出的控制信号，漏极连接所述开关电容的一端，开关电容的另一端作为当前开关电容混频通路的并联端。
[0008]在上述方案的基础上，本技术还做出了如下改进：
[0009]基于上述方案的进一步改进，所述多相时钟源的相数等于N。
[0010]基于上述方案的进一步改进，所述多相时钟源用于输出N相不重叠、占空比为1/N的方波信号。
[0011]基于上述方案的进一步改进，所述多相时钟源输出的方波信号与开关电容混频通路一一对应；将所述方波信号作为对应的开关电容混频通路中NMOS开关管栅极的控制信号。
[0012]基于上述方案的进一步改进，所述方波信号的频率为所述带通滤波器工作的中心频率。
[0013]基于上述方案的进一步改进，所述N相方波信号的相位角度分别为 0
°
、(1/N)*360
°
、(2/N)*360
°
、......、[(N
‑
1)/N]*360
°
。
[0014]基于上述方案的进一步改进，N≤16。
[0015]基于上述方案的进一步改进，输入电阻为50欧姆。
[0016]基于上述方案的进一步改进，当N＝4时，多相时钟源选用四相位时钟源。
[0017]基于上述方案的进一步改进，当N＝4时，4相方波信号的相位角度分别为0
°
、90
°
、180
°
、270
°
[0018]与现有技术相比，本技术至少可实现如下有益效果之一：
[0019]本技术提供的N
‑
path带通滤波器，具备如下有益效果：
[0020]在本技术提供的N
‑
path带通滤波器中，采用了NMOS开关管源极接地的结构，使NMOS开关管在断开时源漏沟道中的电荷直接到地，减小了源漏电荷注入到开关电容中引起的沟道电荷注入效应，从而有效改善因为NMOS导通电阻随射频输入信号变化引起的失真，有效提高 NMOS开关管的线性度；同时，这种设计方式还有效减小了栅源交叠电容将栅极时钟控制信号的跳变耦合到开关电容引起电压误差的时钟馈通效应。
[0021]本技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
[0022]附图仅用于示出具体实施例的目的，而并不认为是对本技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0023]图1为本技术实施例1提供的N
‑
path带通滤波器的电路仿真原理图；
[0024]图2为本技术实施例提供的单端口4
‑
path带通滤波器的电路仿真原理图；
[0025]图3为Cadence里面基于TSMC 65nm LP CMOS工艺仿真图；
[0026]图4为N
‑
path带通滤波器的滤波中心频率可调谐仿真图。
具体实施方式
[0027]下面结合附图来具体描述本技术的优选实施例，其中，附图构成本申请一部分，并与本技术的实施例一起用于阐释本技术的原理，并非用于限定本技术的范围。
[0028]实施例1
[0029]本技术的一个具体实施例，公开了一种N
‑
path带通滤波器，为单端口形式，电路仿真原理图如图1所示，在本实施例中，N
‑
path带通滤波器为单端口形式，单端口的含义是：信号输入是单端输入的，而不是差分输入。所述带通滤波器包括：信号源Vs，输入电阻RS，输出电阻 RL，N条并联的开关电容混频通路，以及，多相时钟源；其中，所述信号源的输出端连接所述输入电阻的一端，所述输入电阻的另一端连接N 条并联的开关电容混频通路
的并联端、以及所述输出电阻的一端，所述输出电阻的另一端接地；所述开关电容混频通路由开关电容C和NMOS 开关管组成；其中，所述NMOS开关管的源极和衬底接地，栅极用于接收所述多相时钟源输出的控制信号，漏极连接所述开关电容的一端，所述开关电容的另一端作为当前开关电容混频通路的并联端。S1‑
S
N
分别表示第1
‑
N个通路上的NMSO开关管。
[0030]优选地，所述多相时钟源的相数等于N。所述多相时钟源用于输出N 相不重叠、占空比为1/N的方波信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种N
‑
path带通滤波器，其特征在于，所述带通滤波器包括：信号源，输入电阻，输出电阻，N条并联的开关电容混频通路，以及，多相时钟源；其中，所述信号源的输出端连接所述输入电阻的一端，所述输入电阻的另一端连接N条并联的开关电容混频通路的并联端、以及所述输出电阻的一端，所述输出电阻的另一端接地；所述开关电容混频通路由开关电容和NMOS开关管组成；其中，所述NMOS开关管的源极和衬底接地，栅极用于接收所述多相时钟源输出的控制信号，漏极连接所述开关电容的一端，开关电容的另一端作为当前开关电容混频通路的并联端。2.根据权利要求1所述的N
‑
path带通滤波器，其特征在于，所述多相时钟源的相数等于N。3.根据权利要求2所述的N
‑
path带通滤波器，其特征在于，所述多相时钟源用于输出N相不重叠、占空比为1/N的方波信号。4.根据权利要求3所述的N
‑
path带通滤波器，其特征在于，所述多相时钟源输出的方波信号与开关电容混频通路一一对应；将所述方波信号作为对应的开关电容混频通路中NMOS开关管栅极的控制信号。5.根据权利要求3或4所述的N
‑

【专利技术属性】
技术研发人员：罗卫军，蒋鑫，梁家豪，李晨浩，来龙坤，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：