一种频率可调的晶体振荡电路，其结构至少包括：外置晶体，为一个电感电容谐振器；数字阵列控制的电容阵列，由绝对电容阵列和差分电容阵列组成；晶体振荡电路，完成晶体起振和振荡维持的功能，输出基准时钟供给内外系统。所述外置晶体的两个端口与数字阵列控制的电容阵列的两个端口相连，同时与晶体振荡电路的两个输入端相连。本发明专利技术实现了振荡频率的微调，降低了硬件成本。
【技术实现步骤摘要】
本专利技术涉及无线通信领域，具体涉及一种频率可调的晶体振荡电路。
技术介绍
在无线通信设备中，精确稳定的参考时钟是必不可少的组成部分。通常对参考时钟的要求有精度、温度特性、成本和功耗等。目前被广泛应用的通信系统对参考时钟的精确度有很高的要求，通常要在千万分之一以内。为了满足如此高的精度要求，无线通信设备中的参考时钟都是采用成本较高的温补压控晶体振荡器(TCVCXO，Temperature-Controlled Voltage-Controlled Crystal Oscillator)来实现的。这种温补压控晶体振荡器本身就是一个复杂的振荡电路，它包括晶体及其振荡电路，温补电路和压控电路三个部分。由于采用的是离散器件的实现方法，且每个晶体的切割差异导致温补电路必须采用不同的温补元件，因此虽然可靠性高，但成本也很高。随着系统集成度的不断提高，这种温补压控晶体振荡器由于价格较高，在无线通信设备的硬件成本中的比重也越来越高，降低这部分成本已经成了该领域的热门课题。在介绍本专利技术之前首先来了解晶体的等效模型。图1是晶体的等效模型。如图1所示，晶体的等效模型包括串联电感(Li)，串联电容(Ci)，串联电阻(Ri)，和并联电容(Cs)。晶体的串联谐振频率可以表示为fs=12πLiCi]]>(公式1)但是通常串联谐振频率对温度和元件都很敏感，实际应用时一般工作在并联模式。晶体振荡需要起振电路，在分析并联模式的振荡频率时，一般把起振电路中的等效电容从电路中分离出来。图2是分析晶体振荡频率时的等效模型。其中，Cp为外挂在晶体两端的对程电容，与晶体并联的电路Circuit实现晶体的起振和振荡维持。将图2中的晶体采用图1所示的等效模型代替，并将图2中电路里的电容分离出来，就构成了图3所示的等效电路。图3是分析晶体振荡频率时的等效模型，所述模型便于分析晶体的并联振荡频率。如图3所示，Li为串联电感；Ci为串联电容；Ri为串联电阻；Cs为并联电容；Cp为外挂电容；Circuit without cap为不带电容的外围电路，Cx为电路电容。此时晶体的并联振荡频率表示为fp=12πLiCi1+CiCs+Cp/2+Cx]]>(公式2)因此改变Cx可以微调晶体的振荡频率。
技术实现思路
为了解决上述温补压控晶体振荡器成本较高的问题，本专利技术提出一种频率可调的晶体振荡电路，可以保证精确和稳定的振荡频率，在实现晶体振荡频率精确可调的同时并大大地降低了无线通讯的硬件成本，可广泛应用于需要高精度和高稳定度的参考时钟的系统中。本专利技术的结构至少包括外置晶体(A)，为一个电感电容谐振器；数字阵列控制的电容阵列(B)，所述数字阵列控制的电容阵列的等效电容随输入而变化，从而改变晶体谐振器内的等效电容；晶体振荡电路(E)，完成晶体起振和振荡维持的功能，输出基准时钟供给内外系统。所述外置晶体(A)的两个端口与数字阵列控制的电容阵列(B)的两个端口相连，同时与晶体振荡电路(E)的两个输入端相连；所述数字阵列控制的电容阵列(B)分别与晶体振荡电路(E)的两输入端相连。所述数字阵列控制的电容阵列(B)由绝对电容阵列(C)和差分电容阵列(D)组成，所述绝对电容阵列(C)与所述差分电容阵列(D)并联。所述绝对电容阵列(C)由电容(C0)，数字控制信号(B0)和可控开关(S0)组成。当所述数字控制信号(B0)为高电平时，可控开关(S0)闭合，电容(C0)在并联电路中有效；当数字控制信号(B0)为低电平时，可控开关(S0)断开，电容(C0)在并联电路中无效。所述电容(C0)的值是可变的。所述差分电容阵列由第一电容(C1)，第二电容(C2)，第一开关(S1)，第一开关(S2)和反相器(INV)组成。当所述数字控制信号(B1)为高电平时，第一开关(S1)闭合，第一电容(C1)在电路中有效，经过反相器(INV)的第二开关(S2)控制信号为低电平，第二开关(S2)断开，第二电容(C2)在电路中无效；当数字控制信号(B1)为低电平时，第一开关(S1)断开，第一电容(C1)在电路中无效，经过反相器(INV)的第二开关(S2)控制信号为高电平，第二开关(S2)闭合，第二电容(C2)在电路中有效。所述第一电容(C1)和第二电容(C2)的值是可变的。综上所述，本专利技术一种频率可精确控制的晶体振荡电路通过将晶体振荡电路和数字阵列控制的电容阵列的单芯片集成实现了晶体振荡频率的数字控制，同时降低了系统应用的硬件成本。本专利技术数字阵列控制的电容阵列分别采用绝对电容阵列实现振荡频率的粗调和差分电容阵列实现振荡频率的细调。附图说明图1是晶体的等效模型；图2是分析晶体振荡频率时的电路示意图；图3是分析晶体振荡频率时的等效模型；图4是本专利技术的系统框图；图5是绝对电容阵列的结构示意图；图6是差分电容阵列的结构示意图。具体实施例方式以下结合附图和具体实施例对本专利技术作详细说明。图4是本专利技术的系统框图。如图4所示，本专利技术的结构至少包括外置晶体A，数字阵列控制的电容阵列B，和晶体振荡电路E。所述数字阵列控制的电容阵列B由绝对电容阵列C和差分电容阵列D构成。所述外置晶体A是一个电感电容谐振器；所述数字阵列控制的电容阵列B是等效电容的细微调节，其等效电容随输入而变化，从而改变外置晶体A内的等效电容，进而改变晶体振荡频率；所述晶体振荡电路E实现晶体起振和振荡维持的功能，输出所需要的基准时钟供给内外系统。所述外置晶体A的两个端口分别与数字阵列控制的电容阵列B的两个端口相连，与晶体振荡电路E的两个输入端相连；所述数字阵列控制B的电容阵列分别与晶体振荡电路E的两输入端相连；所述数字阵列控制的电容阵列B并联在外置晶体A两端；所述晶体振荡电路E并联在外置晶体A两端。所述数字阵列控制的电容阵列B是本专利技术的关键模块，包括绝对电容阵列C和差分电容阵列D。所述绝对电容阵列C可以实现频率的粗调；所述差分电容阵列D可实现频率的微调。图5是绝对电容阵列的结构示意图。所述绝对电容阵列的基本单元由电容C0，数字控制信号B0和可控开关S0组成。当数字控制信号B0为高电平时，可控开关S0闭合，电容C0在并联电路中有效；当数字控制信号B0为低电平时，可控开关S0断开，电容C0在并联电路中无效。因此，通过改变数字控制信号B0的逻辑电平可以使与外置晶体A相并联的电容C0改变。而晶体振荡频率是由晶体等效电容和晶体等效电感决定的。如图5所示，数字控制控制信号B0通过改变C0来改变晶体振荡频率，从而实现振荡频率的粗调。根据目前半导体工艺的水平中，电容可以小到几十法拉。但由于寄生电容的影响，如果电容再小，其准确性也大大降低。因此，采用绝对电容阵列只能实现最小十万分之一的调节精度，离系统需求的百万分之一调节精度还有差距。图6是差分电容阵列的结构示意图。如图6所示，所述差分电容阵列的基本单元由第一电容C1、第二电容C2，第一开关S1，第二开关S2和反相器INV组成。控制信号B1直接控制第一开关S1，并经过反相器INV控制第二开关S2。当控制信号B1为高电平时，第一开关S1闭合，第一电容C1在电路中有效，而经过反相器控制第二开关S2的控制信号为低电平，第二开关S2断开，第二电容C2在电路中无效，差分电容阵列的等效电容值为C1；当控本文档来自技高网...
【技术保护点】
一种频率可调的晶体振荡电路，其特征在于它的结构至少包括： 外置晶体（Ａ），为一个电感电容谐振器； 数字阵列控制的电容阵列（Ｂ），所述数字阵列控制的电容阵列的等效电容随输入而变化，从而改变晶体谐振器内的等效电容； 晶体振荡电路（Ｅ），完成晶体起振和振荡维持的功能，输出基准时钟供给内外系统； 所述外置晶体（Ａ）的两个端口与数字阵列控制的电容阵列（Ｂ）的两个端口相连，同时与晶体振荡电路（Ｅ）的两个输入端相连所述数字阵列控制的电容阵列（Ｂ）分别与晶体振荡电路（Ｅ）的两输入端相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：张钊锋，谢婷婷，
申请(专利权)人：鼎芯通讯上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。