本发明专利技术的信号处理电路包含：被供给输入信号的第１输入端子（Ｘ１）、被供给预定信号的第２输入端子（Ｘ２）、以及第１和第２ ＣＭＯＳ反相器电路（８１ａ、８１ｂ），并且配备：将第１ ＣＭＯＳ反相器电路的输入和第２ ＣＭＯＳ反相器电路的输出相互连接，并将所述第１ ＣＭＯＳ反相器电路的输出和第２ ＣＭＯＳ反相器电路的输入相互连接的交叉混合反相器电路（８１）；根据定时信号以及所述输入信号和预定信号，使所述第１和第２ ＣＭＯＳ反相器电路流通电流的电流控制电路（８０）；连接所述第１或所述第２ ＣＭＯＳ反相器电路的输出，并取出输出信号的输出端子（Ｙ１、Ｙ２）；以及根据所述定时信号，使所述输出信号复位的复位电路（８２）。根据上述组成，能以低电耗对振幅小的信号进行电平转换和闩锁。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于显示装置的驱动器等的信号处理电路(例如电平转换 器)。
技术介绍
显示板的驱动器(源极驱动器)等中，使用加大从显示板外供给的信号的 振幅的电平转换器。作为揭示电平转换器结构的公知文献，可列举专利文献1、专利文献2。图22(a)是示出专利文献1揭示的电平转换器的结构的电路图。该图示 出的电平转换器110配备供给输入信号IN的IN端子、供给输入信号的 反相信号INB的INB端子、输出输出信号OUT的OUT端子、供给输出信 号的反相信号OUTB的OUTB端子、由P沟道MOS晶体管103(负载晶体 管)和N沟道MOS晶体管104(驱动器晶体管)组成的CMOS反相器电路101、 由P沟道MOS晶体管105(负载晶体管)和N沟道MOS晶体管106(驱动器 晶体管)组成的CMOS反相器电路102、以及2个P沟道MOS晶体管107 和108。这里，MOS晶体管107将其源极连接到高电位侧电源(Vdd)，漏极连接 到MOS晶体管103的源极，栅极连接到CMOS反相器电路102的输出。而且，MOS晶体管108将其源极连接到高电位侧电源(Vdd)，漏极连接 到MOS晶体管102的源极，栅极连接到CMOS反相器电路101的输出。还将MOS晶体管104的源极和MOS晶体管106的源极连接到低电位 侧电源(Vss)，将CMOS反相器电路101的输入与IN端子连接，将CMOS反相器电路101的输出入与OUTB端子连接，将CMOS反相器电路102的 输入与INB端子连接，将CMOS反相器电路102的输出与OUT端子连接。上述电平转换器110中，如果输入信号为例如"H" (Vcc)，并且输入反 相信号INB为例如"L" (Vss)，则CMOS反相器电路101的P沟道MOS 晶体管103的电流供给能力比第2 CMOS反相器电路的P沟道MOS晶体管 105弱，而且CMOS反相器电路101的N沟道MOS晶体管104 "导通"， CMOS反相器电路102的N沟道晶体管106 "阻断"，所以OUTB端子的 电位低于OUT端子。其结果，P沟道MOS晶体管107供给的电流量少于P 沟道MOS晶体管108供给的电流量，使OUTB端子的电位进一步降低， 最后变成Vss。因而，P沟道MOS晶体管108 "导通"，而P沟道MOS晶 体管107 "阻断"，OUT端子变成Vdd。这样，输入信号为"H" (Vcc)的情况下，对其进行电平转换，从而输出 Vdd信号(参考图22(b)、 (c))。然而，为了上述那样用输入信号"H" (Vcc)使CMOS反相器电路101 的N沟道MOS晶体管104 "导通"，Vcc必须高于N沟道MOS晶体管的 阈值电位(Vss + N沟道MOS晶体管的阈值电压)。也就是说，专利文献1 揭示的电平转换器中，不能对低于N沟道MOS晶体管的阈值电位(振幅小) 的输入信号进行电平转换。这里，专利文献2揭示能对低于N沟道MOS晶体管的阈值电位的小输 入信号作电平转换的结构。专利文献2揭示的电平转换器由恒流源对振幅 小的输入信号加偏压，从而进行该输入信号的电平转换。专利文献l:日本国公开专利公报"特开昭50—151433(公开日1975 年12月5日)"专利文献2:日本国公开专利公报"特开平11 — 308091号(公开日1999 年11月5日)"然而，专利文献2记载的结构由恒流源产生恒定电流，存 在耗电大的问题。又，显示装置的驱动器电路等中，除进行电平转换外，还进行闩锁动作，但将专利文献l、 2记载的电平转换器用于这种驱动器电路时，必须另行准备闩锁电路。本专利技术是鉴于上述课题而完成的，其目的在于，提供一种能对振幅小的 信号进行电平转换和闩锁并产生输出信号的耗电小的信号处理电路。
技术实现思路
为了解决上述课题，本专利技术的信号处理电路，配备被供给输入信号的 第l输入端子；被供给预定信号的第2输入端子；含有第l和第2CMOS 反相器电路，并将第1 CMOS反相器电路的输入和第2 CMOS反相器电路 的输出相互连接，并将所述第1CMOS反相器电路的输出和第2 CMOS反 相器电路的输入相互连接的交叉耦合反相器电路；以及电流控制电路，该 电流控制电路连接第1电源以及所述第1和第2输入端子，并根据所述输 入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流，其中所 述第1 CMOS反相器电路的输入可连接所述第1输入端子且第2 CMOS反 相器电路的输入可连接所述第2输入端子、或所述第1 CMOS反相器电路 的输入可连接第2电源且第2 CMOS反相器电路的输入也可连接所述第2 电源、或所述第1CMOS反相器电路的输入和第2CMOS反相器电路的输入 可相互连接，并且在所述第1 CMOS反相器电路的输出或所述第2 CMOS 反相器电路的输出产生输出信号。根据本信号处理电路，能下文那样地以低电耗对低于交叉耦合反相器电 路的N沟道MOS晶体管的阈值电位的输入信号进行电平变换和闩锁。作为一个例子，说明第1电源为高电位侧电源(VDD)，第2电源为低电 位侧电源(VSS)的情况。再者，将第ICMOS反相器电路的负载晶体管记为 晶体管3，第1 CMOS反相器电路的驱动器晶体管记为晶体管5，第2 CMOS 反相器电路的负载晶体管记为晶体管4，第2 CMOS反相器电路的驱动器晶 体管记为晶体管6。接到第1输入端子或低电位侧电源(VSS)或第2CMOS反相器电路的输入， 将第2CMOS反相器电路的输入连接到第2输入端子或低电位侧电源(VSS) 或第1 CMOS反相器电路的输入，从而晶体管3难流通电流，晶体管5容 易流通电流，晶体管4容易流通电流，晶体管6难流通电流。此状态下，将第1 CMOS反相器电路的输入从第1输入端子或低电位侧 电源(VSS)或第2 CMOS反相器电路的输入断开，并将第2 CMOS反相器电 路的输入从第2输入端子或低电位侧电源(VSS)或第1 CMOS反相器电路的 输入断开，根据输入信号和预定信号使所述第1和第2 CMOS反相器电路 流通电流。例如，输入信号为"H" (VCC)，预定信号为"L" (VSS)，则对 晶体管4的导通端子供给大电流，对晶体管3的导通端子供给小电流。于是，晶体管4容易流通电流，晶体管6难流通电流，所以第2CMOS 反相器电路的输出(OUT端子)的电位升高。另一方面，由于晶体管3难流 通电流，连接在第1 CMOS反相器电路的输出的晶体管4的控制端子(栅极) 的电位比晶体管3的控制端(栅极)的电位升高得慢。因此，第2CMOS反相 器电路的输出(OUT端子)及其连接的晶体管3的控制端子(栅极)的电位连续 不断升高，使晶体管3不比晶体管4先流通电流。其结果，来自高电位侧电源(VDD)的电流全部流到晶体管4，在第2 CMOS反相器电路的输出(OUT端子)上输出等于高电位侧电源(VDD)的电 位的信号(输出信号OUT)。即，能将低于N沟道MOS晶体管的阈值电位 的输入信号"H" (VCC)全振幅地电平转换到高电位侧电源(VDD)的电位。 又，此状态下，即使输入信号从"H"(VCC)变成"L"(VSS)，也由于第1 CMOS 反相器电路的晶体管3阻断，第2 CMOS反相器电路的输出(OUT端子)及 其连接的晶体管3的本文档来自技高网...
【技术保护点】
一种信号处理电路，其特征在于，配备： 被供给输入信号的第１输入端子； 被供给预定信号的第２输入端子； 含有第１和第２ＣＭＯＳ反相器电路，并将第１ＣＭＯＳ反相器电路的输入和第２ＣＭＯＳ反相器电路的输出相互连接，并且将所述第１ ＣＭＯＳ反相器电路的输出和第２ＣＭＯＳ反相器电路的输入相互连接的交叉耦合反相器电路；以及 电流控制电路，该电流控制电路连接第１电源以及所述第１和第２输入端子，并根据所述输入信号和预定信号，使所述第１和第２ＣＭＯＳ反相器电路流通电流， 其中具有： 所述第１ＣＭＯＳ反相器电路的输入可连接所述第１输入端子且第２ＣＭＯＳ反相器电路的输入可连接所述第２输入端子、 或所述第１ＣＭＯＳ反相器电路的输入可连接第２电源且第２ＣＭＯＳ反相器电路的输入也可连接所述第２电源、 或所述第１ＣＭＯＳ反相器电路的输入和第２ＣＭＯＳ反相器电路的输入可相互连接 中的任一结构，并且 在所述第１ＣＭＯＳ反相器电路的输出或所述第２ＣＭＯＳ反相器电路的输出，产生输出信号。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：清水新策，酒井保，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。