芯片基板设计时ballmap定义合理性的方法及系统技术方案

本发明专利技术涉及芯片基板技术领域，具体涉及一种芯片基板设计时ball map定义合理性的方法及系统，本发明专利技术对芯片基板封装Layout设计采用EDA工具Allegro Package Designer，对芯片应用PCB Layout设计采用EDA工具Allegro PCB Design，进而对芯片基板设计时的ball map进行定义，最后在芯片实际应用时，对PCB的设计层叠规则参数。本发明专利技术不需要专门人员创建ball map的原理图库文件，省去多余人力资源；直接跳过由ball map创建原理图库和SOC芯片PCB封装库时的易错，费时，费力的巨大工程，提高交互评估效率、正确性以及加快项目进度。对芯片基板设计人员给出的ball map引脚定义excel表内容按照功能块分配颜色，然后直接导入评估工具后更直观，形象，同时也有利于信号扇出的层叠规划。同时也有利于信号扇出的层叠规划。同时也有利于信号扇出的层叠规划。

【技术实现步骤摘要】
芯片基板设计时ball map定义合理性的方法及系统


[0001]本专利技术涉及芯片基板
，具体涉及一种芯片基板设计时ball map定义合理性的方法及系统。

技术介绍

[0002]一般芯片基板设计时给出的ball map表引脚定义有成百上千个，PCB fan
‑
out的评估设计流程：
[0003]需要根据ball map图定义整理出来excel对应表，然后依据excel制作芯片原理图库文件。制作excel表时需要设计者对excel使用技巧有很高的要求，而且过程中出现人为错误概率比较大，这些错误在量产阶段可能是致命的，原理图制作时需要手动摆放调整制作。如果互动设计过程中ball map发生变化，需要重新整理excel表制作芯片原理图库文件，这个过程很容易出现错误，工作量巨大，不便于检查，效率低下；更可怕的是有些原理图库设计软件不支持excel导入，需要手动输入，结果不敢想象。如果想在PCB评估软件中清楚知道每个引脚定义，更需要原理图设计人员自己手动添加数量巨大的网络名。
[0004]根据ball map引脚定义和芯片封装定义的尺寸图设计PCB封装库文件，PCB封装库设计软件只能设计规则形状的BGA ball map PCB封装，对于不规则封装，删除不必要的引脚需要删除，如果互动设计过程中ball map发生变化，需要评估者手动添加、删除、移动PCB封装引脚。整个过程亦是易错，费时，费力的巨大工程，降低了效率和正确性，同时影响整体项目进度。
[0005]简而言之：一般芯片基板设计人员给出的ball map引脚定义有成百上千个，PCB fan
‑
out评估过程易错，费时，费力的巨大工程，降低了效率和正确性，同时也影响整体项目进度。
[0006]SOC(system on chip
‑
片上系统)芯片大多采用BGA(Ball grid array
‑
球栅阵列)的封装方式而且球引脚特别多，但在前期芯片基板封装ball map(球引脚定义)阶段时，但为了满足其产品应用的PCB(printed circuit Board
‑
印制电路板)走线fan
‑
out(扇出)可行性，这时会出现ball map和fan
‑
out随时互动设计，如果ball map修改，特别是修改比较大，那么按照一般PCB fan
‑
out方法评估可行性将是一个易错，费时，费力的巨大工程，降低了效率和正确性。

技术实现思路

[0007]针对现有技术的不足，本专利技术公开了一种芯片基板设计时ball map定义合理性的方法及系统，用于解决一般芯片基板设计人员给出的ball map引脚定义有成百上千个，PCB fan
‑
out评估过程易错，费时，费力的巨大工程，降低了效率和正确性，同时也影响整体项目进度的问题。
[0008]本专利技术通过以下技术方案予以实现：
[0009]第一方面，本专利技术提供了一种芯片基板设计时ball map定义合理性的方法，所述
方法对芯片基板封装Layout设计采用EDA工具Allegro Package Designer，对芯片应用PCB Layout设计采用EDA工具Allegro PCB Design，进而对芯片基板设计时的ball map进行定义，最后在芯片实际应用时，对PCB的设计层叠规则参数。
[0010]更进一步的，所述方法中，使用Allegro Package Designer工具评估芯片ball map在应用时的PCB Layout情况。
[0011]更进一步的，所述方法中，设计之前固定芯片基板封装的尺寸大小、球的大小及球的间距。
[0012]更进一步的，所述方法中，依照芯片基板封装的尺寸大小、球的大小及球的间距按照芯片基板封装产生向导做出封装来。
[0013]更进一步的，所述方法中，使用工具Allegro Package Designer里面的“BGA Generator”功能，依照芯片基板封装的尺寸大小、球的大小及球的间距按照芯片基板封装产生向导做出封装。
[0014]更进一步的，所述方法中，芯片基板设计人员给出的ball map表，需要另存为“.xml”。
[0015]更进一步的，所述方法中，在Allegro Package Designer中直接导入“.xml”文件，即可完成ball map定义的网络名赋值给EDA工具中芯片基板封装ball上。
[0016]更进一步的，所述方法中，每种功能被标记成同一颜色，用于评估人员分析查看。
[0017]第二方面，本专利技术提供了一种芯片基板设计时ball map定义合理性的系统，包括处理器；以及存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现第一方面所述的芯片基板设计时ball map定义合理性的方法。
[0018]本专利技术的有益效果为：
[0019]本专利技术不需要专门人员创建ball map的原理图库文件，省去多余人力资源；直接跳过由ball map创建原理图库和SOC芯片PCB封装库时的易错，费时，费力的巨大工程，提高交互评估效率、正确性以及加快项目进度。
[0020]本专利技术对芯片基板设计人员给出的ball map引脚定义excel表内容按照功能块分配颜色，然后直接导入评估工具后更直观，形象，同时也有利于信号扇出的层叠规划。
附图说明
[0021]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1是本专利技术实施例PCB Layout和芯片基板Layout设计原理图；
[0023]图2是本专利技术实施例评估芯片ball map在应用时的PCB Layout情况图；
[0024]图3是本专利技术实施例芯片基板设计人员给出的ball map表图；
[0025]图4是本专利技术实施例最终封装图；
[0026]图5是本专利技术实施例评估出来的PCB Fan out情况图。
具体实施方式
[0027]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0028]实施例1
[0029]本专利技术提供了一种芯片基板设计时ball map定义合理性的方法，所述方法对芯片基板封装Layout设计采用EDA工具Allegro Package Designer本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片基板设计时ball map定义合理性的方法，其特征在于，所述方法对芯片基板封装Layout设计采用EDA工具Allegro Package Designer，对芯片应用PCB Layout设计采用EDA工具Allegro PCB Design，进而对芯片基板设计时的ball map进行定义，最后在芯片实际应用时，对PCB的设计层叠规则参数。2.根据权利要求1所述的芯片基板设计时ball map定义合理性的方法，其特征在于，所述方法中，使用Allegro Package Designer工具评估芯片ball map在应用时的PCB Layout情况。3.根据权利要求1所述的芯片基板设计时ball map定义合理性的方法，其特征在于，所述方法中，设计之前固定芯片基板封装的尺寸大小、球的大小及球的间距。4.根据权利要求1所述的芯片基板设计时ball map定义合理性的方法，其特征在于，所述方法中，依照芯片基板封装的尺寸大小、球的大小及球的间距按照芯片基板封装产生向导做出封装来。5.根据权利要求4所述的芯片基板设计时ball map定义合理性的方法，其特征在于，所述方法中，...

【专利技术属性】
技术研发人员：曹长旭，葛小强，张宗奎，刘少庆，
申请(专利权)人：广东赛昉科技有限公司，
类型：发明
国别省市：