集成电路制造系统及其操作方法及集成电路结构技术方案

本揭露的一态样关于一种集成电路制造系统及其操作方法及集成电路结构，方法包括将第一纳米片结构放置在IC布局图内。第一纳米片结构具有第一宽度。方法包括邻接第二纳米片结构与第一纳米片结构。第二纳米片结构具有第二宽度。第二宽度小于第一宽度。方法包括产生IC布局图并将IC布局图储存在储存元件中。局图并将IC布局图储存在储存元件中。局图并将IC布局图储存在储存元件中。

【技术实现步骤摘要】
集成电路制造系统及其操作方法及集成电路结构


[0001]本揭露是关于一种集成电路制造系统及一种集成电路制造系统的操作方法及一种集成电路结构。

技术介绍

[0002]集成电路(IC)通常包含数个半导体元件，亦被称为IC元件。代表IC元件的一种方法为采用称作布局图或IC布局图的平面简图。IC布局图为阶级式并包含根据IC元件的设计规范执行高级功能的模块。通常由单元的组合构建模块，这些单元可包含标准单元及客制单元，每个单元代表一或多个半导体结构。
[0003]将单元配置以提供(通常通过晶体管根据与主动区交叉的栅极区所执行)通用低级功能。将单元的元件设置在单元边界内，并通过互连结构电性连接至其他单元。

技术实现思路

[0004]根据本揭露一实施例，一种集成电路制造系统的操作方法包含：放置第一纳米片结构在单元的集成电路布局图的第一主动区内，第一纳米片结构在第一方向上延伸并在垂直于第一方向的第二方向上具有第一宽度；沿第二方向邻接第二纳米片结构与第一纳米片结构，第二纳米片结构在第一方向上延伸并在第二方向上具有第二宽度，第二纳米片结构在第二主动区内，第二宽度小于第一宽度；以及储存集成电路布局图在单元库中。
[0005]根据本揭露一实施例，一种集成电路制造系统包含处理器以及非暂态计算机可读储存媒体。非暂态计算机可读储存媒体包含用于一或多个程序的计算机程序码。非暂态计算机可读储存媒体及计算机程序码与处理器配置以使集成电路布局图产生系统：将第一单元排列成第一纳米片结构及第二纳米片结构，第一纳米片结构在第一方向上延伸并在垂直于第一方向的第二方向上具有第一宽度，第二纳米片结构在第一方向上延伸并在第二方向上具有第二宽度，第二纳米片结构与第一纳米片结构沿第二方向通过第一距离分开；将第二单元排列成第三纳米片结构及第四纳米片结构，第三纳米片结构在第一方向上延伸并在第二方向上具有第三宽度，第四纳米片结构在第一方向上延伸并在第二方向上具有第四宽度，第四纳米片结构与第三纳米片结构沿第二方向通过第二距离分开，第三宽度小于第一宽度，第四宽度小于第二宽度；对齐第二单元与第一单元，使得第三纳米片结构沿第二方向邻接第一纳米片结构，第四纳米片结构沿第二方向邻接第二纳米片结构；以及根据第一单元及第二单元产生集成电路布局图。
[0006]根据本揭露一实施例，一种集成电路结构包含第一纳米片结构以及第二纳米片结构。第一纳米片结构对应至n型或p型的第一类型。第一纳米片结构在第一方向上延伸并在垂直于第一方向的第二方向上具有第一宽度。第二纳米片结构对应至n型或p型的第二类型。第二纳米片结构在第一方向上延伸并在第二方向上具有一第二宽度。第二纳米片结构与第一纳米片结构沿第二方向通过第一距离分开。第二宽度小于第一宽度。
附图说明
[0007]当结合随附诸图阅读时，得自以下详细描述最佳地理解本揭露的一实施方式。应强调，根据工业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
[0008]图1为根据一些实施例的操作IC制造系统的方法的流程图；
[0009]图2描绘根据一些实施例的IC布局图；
[0010]图3描绘根据一些实施例的IC结构图；
[0011]图4描绘根据一些实施例的IC结构图；
[0012]图5为根据一些实施例的操作IC制造系统的方法的流程图；
[0013]图6A描绘根据一些实施例的多级缓冲器的电路图；
[0014]图6B描绘根据一些实施例的IC布局图；
[0015]图7A描绘根据一些实施例的多级逻辑门的电路图；
[0016]图7B描绘根据一些实施例的IC布局图；
[0017]图8A描绘根据一些实施例的扫描正反器的电路图；
[0018]图8B描绘根据一些实施例的IC布局图；
[0019]图9描绘根据一些实施例的IC布局图；
[0020]图10为根据一些实施例的操作IC制造系统的方法的流程图；
[0021]图11描绘根据一些实施例的IC布局图；
[0022]图12为根据一些实施例的用于设计及制造IC布局设计的系统的示意图；
[0023]图13为根据本揭露至少一实施例的集成电路(IC)制造系统及与其相关的IC制造流程的方块图；
[0024]图14A、图14B、图14C、图14D、图14E、图14F、图14G、图14H、图14I、图14J、图14K及图14L绘示根据一些实施例的IC结构在IC制造流程的不同制造阶段中的剖面图。
[0025]【符号说明】
[0026]100,500,1000:方法
[0027]110～150,510～530,1010～1020:操作
[0028]200,600B～800B,900,1100:IC布局图
[0029]300:IC结构
[0030]400:IC结构
[0031]600A:电路图,多级缓冲器
[0032]700A:电路图,多级逻辑门
[0033]800A:电路图,扫描正反器
[0034]1200:系统
[0035]1202:处理器
[0036]1204:计算机可读储存媒体
[0037]1206:计算机程序码,指令
[0038]1208:总线
[0039]1210:I/O接口
[0040]1212:网络接口
[0041]1214:网络
[0042]1216:布局设计
[0043]1218:使用者界面
[0044]1220:制造单元,单元库
[0045]1222:制造工具
[0046]1300:系统
[0047]1320:设计公司
[0048]1322:IC设计布局
[0049]1330:遮罩制造公司
[0050]1332:数据准备
[0051]1334:遮罩制造
[0052]1340:厂
[0053]1342:晶圆
[0054]1360:IC元件
[0055]1400:IC结构
[0056]1402,1406,1410:纳米片通道结构
[0057]1404,1408,1412:虚设栅极填充结构1414A～1418A,1414B～1418B:虚设栅极填充结构
[0058]1420～1424:沟槽
[0059]1426A,1426B:虚设栅极填充结构
[0060]1428A,1428B:补偿栅极间隔件
[0061]1430A～1434A,1430B～1434B:虚设栅极填充结构
[0062]1436,1438,1440:源极/漏极沟槽
[0063]1442A～1446A,1442B～1446B:内部间隔件
[0064]1448A～1454A,1448B～1454B:凹陷
[0065]A～C,Cell A～Cell 本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路制造系统的操作方法，其特征在于，包含：放置一第一纳米片结构在一单元的一集成电路布局图的一第一主动区内，该第一纳米片结构在一第一方向上延伸并在垂直于该第一方向的一第二方向上具有一第一宽度；沿该第二方向邻接一第二纳米片结构与该第一纳米片结构，该第二纳米片结构在该第一方向上延伸并在该第二方向上具有一第二宽度，该第二纳米片结构在一第二主动区内，该第二宽度小于该第一宽度；以及储存该集成电路布局图在一单元库中。2.如权利要求1所述的集成电路制造系统的操作方法，其特征在于，其中：放置该第一纳米片结构包含将该第一纳米片结构沿该第二方向与一第一单元边界区段定位一第一距离，以及邻接该第二纳米片结构包含将该第二纳米片结构沿该第二方向与该第一单元边界区段定位该第一距离。3.如权利要求2所述的集成电路制造系统的操作方法，其特征在于，进一步包含：放置一第三纳米片结构在该集成电路布局图的一第三主动区内，该第三纳米片结构在该第一方向上延伸并在该第二方向上具有一第三宽度，该第三纳米片结构与该第一纳米片结构沿该第二方向通过一第二距离分开；以及沿该第二方向邻接一第四纳米片结构与该第三纳米片结构，该第四纳米片结构在该第一方向上延伸并在该第二方向上具有一第四宽度，该第四纳米片结构在一第四主动区内，该第四纳米片结构与该第二纳米片结构沿该第二方向通过一第三距离分开，该第四宽度小于该第三宽度。4.如权利要求3所述的集成电路制造系统的操作方法，其特征在于，该第一主动区为一n型主动区或一p型主动区中的一者，该第二主动区为该n型主动区或该p型主动区中的另一者。5.一种集成电路制造系统，其特征在于，包含：一处理器；以及一非暂态计算机可读储存媒体，包含用于一或多个程序的计算机程序码，将该非暂态计算机可读储存媒体及该计算机程序码与该处理器配置以使该集成电路布局图产生系统：将一第一单元排列成一第一纳米片结构及一第二纳米片结构，该第一纳米片结构在一第一方向上延伸并在垂直于该第一方向的一第二方向上具有一第一宽度，该第二纳米片结构在该第一方向上延伸并在该第二方向上具有一第二宽度，该第二纳米片结构与该第一纳米片结构沿该第二方向通过一第一距离分开；将一第二单元排列成一第三纳米片结构及一第四纳米片结构，该...

【专利技术属性】
技术研发人员：赖韦安，林威呈，陈彦豪，曾健庭，袁立本，庄惠中，黄禹轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：