一种基于RISC-V的高性能向量乘法器构建方法技术

本发明专利技术涉及处理器技术领域，特别是一种基于RISC

【技术实现步骤摘要】
一种基于RISC
‑
V的高性能向量乘法器构建方法


[0001]本专利技术涉及处理器
，特别是一种基于RISC
‑
V的高性能向量乘法器构建方法。

技术介绍

[0002]微处理器的发展在短短的几十年里，取得了巨大的进步。从硬件架构，工艺和软硬件结合多个方面不断提高处理器的性能。硬件架构经历了从单发射标量到多发射超标量；从最初的3级流水线到几十级流水线；从顺序执行指令到乱序执行指令；从无cache到多级cache存储结构；从物理单核到物理多核(CMP，Chip Multi
‑
Processors)及逻辑单核到逻辑多核(SMT，Simultaneous Multi
‑
Threading)；甚至用于超级运算的集群系统，处理器的指令级并行和线程级并行执行得到了极致的发展。单核微处理器的指令级并行带宽要求越来越来高，芯片实现逻辑复杂度程倍数增加。
[0003]在现有的处理器中，定点乘法器顶层中包含3个子模块，分别是部分积生成模块、3
‑
2压缩模块和流水线寄存器。在部分积生成模块中通过符号位扩展，兼容有符号数运算和无符号数运算，无符号运算高位扩展0，有符号数运算扩展最高位，根据基4booth编码，两个源操作数均扩展2位符号位，因此对于8bit定点乘法器共生成5个部分积。部分积生成模块输出的5个部分积经过3级3
‑
2压缩后，将2个中间部分积输出至下一级流水线后通过加法器产生最终乘法结果。其次，将整个向量乘法器分为2个block，每个block输入的源操作数位宽均为64bit，因此每个block中需要实例化8个8bit定点乘法器、4个16bit定点乘法器、2个32bit定点乘法器和1个64bit定点乘法器，在向量乘法器中采用直接相乘的实现方法会导致电路性能低下，面积激增。因此一种能够均衡乘法模块电路的性能和面积的构建方法亟待出现。

技术实现思路

[0004]针对上述缺陷，本专利技术的目的在于提出种基于RISC
‑
V的高性能向量乘法器构建方法，用以均衡乘法模块电路的性能和面积，提高了向量乘法器的能量效率。
[0005]为达此目的，本专利技术采用以下技术方案：一种基于RISC
‑
V的高性能向量乘法器构建方法，包括向量乘法器，所述向量乘法器包括多个定点乘法器和多路选择器，在向量乘法器中将每个定点乘法器的中间部分积输出至顶层模块；
[0006]并结合多路选择器在顶层模块中实现流水线电路；
[0007]最后根据输入的源操作数的元素宽度对多组乘法器输出的结果进行选择；
[0008]所述向量乘法器为3级流水线结构，在流水线寄存器输入端和输出端的三种定点乘法器为同一组定点乘法器，其中所述三种定点乘法器分别为：8个8bit定点乘法器、4个16bit定点乘法器和2个32bit定点乘法器；
[0009]当所述源操作数输入的元素宽度为64bit时，通过16bit定点乘法器和32bit定点乘法器的运算结果来合成一个64bit定点乘法器。
[0010]优先的，3级流水线结构包括1级流水线、2级流水线和3级流水线，其中1级流水线在16bit定点乘法器和32bit定点乘法器的输入端插入多路选择器；
[0011]在1级流水线中将原本在各定点乘法器内部对有符号数和无符号数的扩展操作移至顶层，并与在先插入的多路选择器组成2级多选结构；
[0012]其中在所述2级多选结构中以sign作为第1级多路选择的控制信号，以元素宽度作为第2级多路选择的控制信号。
[0013]优先的，在第2级流水线中，对于元素宽度为64bit的乘法运算，则先将16bit定点乘法器组输出的4个运算结果进行移位，再通过2级3
‑
2压缩输出2个中间和，最后通过一个加法器输出的结果来代替一个32bit定点乘法器；
[0014]对于元素宽度为16bit的乘法运算，将移位前的4个运算结果直接输出至3级流水线，同时8bit定点乘法器和32bit定点乘法器的运算结果直接输出至3级流水线。
[0015]优先的，其中将16bit定点乘法器组输出的4个运算结果进行移位的具体方式如下：
[0016][0017]优先的，在第3级流水线中，对于元素宽度为64bit的乘法运算，先将第二级流水线中输出的3个32bit定点乘法器的运算结果和1个16bit定点乘法器组合成的运算结果进行移位，再通过2级3
‑
2压缩输出2个中间和，最后通过一个加法器输出64bit乘法运算的最终结果；
[0018]对于元素宽度为32bit的乘法运算，将移位前的2个运算结果直接输出。
[0019]优先的，将第二级流水线中输出的3个32bit定点乘法器的运算结果和1个16bit定点乘法器组合成的运算结果进行移位的具体方法如下：
[0020][0021]上述技术方案中的一个技术方案具有如下优点或有益效果：针对RISC
‑
Vvector的运算特点提出向量乘法器多路复用结构和小位宽乘法器合成大位宽乘法器的方法，提高了向量乘法器的能量效率，在性能和面积上取得了较优的折中。
附图说明
[0022]图1是本专利技术改进后的向量乘法器结构图；
[0023]图2是8bit定点乘法器结构图；
具体实施方式
[0024]下面详细描述本专利技术的实施方式，实施方式的示例在附图中示出，其中，相同或类
似的标号自始至终表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0025]在本专利技术的实施方式的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本专利技术的实施方式的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0026]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0027]如图1～2所示，一种基于RISC
‑
V的高性能向量乘法器构建方法，包括向量乘法器，所述向量乘法器包括多个定点乘法器和多路选择器，在向量乘法器中将每个定点乘法器的中间部分积输出至顶层模块；
[0028]并结合多路选择器在顶层模块中实现流水线电路；
[0029]最后根据输入的源操作数的元素宽度对多组乘法器输出的结果进行选择；
[0030]所述向量乘法器为3级流水线结构，在流水线寄存器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于RISC
‑
V的高性能向量乘法器构建方法，包括向量乘法器，所述向量乘法器包括多个定点乘法器和多路选择器，其特征在于，在向量乘法器中将每个定点乘法器的中间部分积输出至顶层模块；并结合多路选择器在顶层模块中实现流水线电路；最后根据输入的源操作数的元素宽度对多组乘法器输出的结果进行选择；所述向量乘法器为3级流水线结构，在流水线寄存器输入端和输出端的三种定点乘法器为同一组定点乘法器，其中所述三种定点乘法器分别为：8个8bit定点乘法器、4个16bit定点乘法器和2个32bit定点乘法器；当所述源操作数输入的元素宽度为64bit时，通过16bit定点乘法器和32bit定点乘法器的运算结果来合成一个64bit定点乘法器。2.根据权利要求1所述的一种基于RISC
‑
V的高性能向量乘法器构建方法，其特征在于，3级流水线结构包括1级流水线、2级流水线和3级流水线，其中1级流水线在16bit定点乘法器和32bit定点乘法器的输入端插入多路选择器；在1级流水线中将原本在各定点乘法器内部对有符号数和无符号数的扩展操作移至顶层，并与在先插入的多路选择器组成2级多选结构；其中在所述2级多选结构中以sign作为第1级多路选择的控制信号，以元素宽度作为第2级多路选择的控制信号。3.根据权利要求2所述的一种基于RISC
‑
V的高性能向量乘法器构建方法，其特征在于，在第2级流水线中，对...

【专利技术属性】
技术研发人员：王禹舜，刘权胜，刘磊，
申请(专利权)人：广东赛昉科技有限公司，
类型：发明
国别省市：