提供一种单片集成的多路复用器－转换器－多路分配器和方法，该方法是一种用于多路复用和转换电信号或者多路分配和转换电信号的方法。多路复用器和多路分配器与转换器单片集成。工作在彼此不同的电压电源电平的电路可耦合到多路复用器，并且工作在与耦合到多路复用器的电路不同的电压电源电平、或工作在与耦合到多路复用器的电路中的至少一个相同的电压电源电平的电路耦合到多路分配器。单片集成的多路复用器－转换器－多路分配器从耦合到多路复用器的电路之一中选择信号，转换它的电平并提供被转换的信号电平作为输出信号。作为一种选择，单片集成的多路复用器－转换器－多路分配器从电信号产生多路分配信号并转换该多路分配信号的电压电平。
【技术实现步骤摘要】
本专利技术一般涉及电子学，尤其涉及形成半导体器件的方法和结构。
技术介绍
许多电子系统使用不同逻辑系列的集成电路来实现。例如，计算机系统经常使用互补金属-氧化物-半导体("COMS，，)电路来执行计 算功能，使用低电压差分信号("LVDS，，)电路用于磁盘驱动数据信 号，使用正射极耦合逻辑("PECL")电路用于时钟驱动器。对于一 个逻辑系列的电路指定的电压电平不落在对于与之不同的逻辑系列 的电路指定的电压范围内，在这种意义上，这些逻辑电路互相之间一 般不兼容。因此，数据就会丢失或者抗噪性被大大削弱。为此，接收 器-转换器电路经常用于转换不同逻辑系列之间的信号。除了将不同逻辑系列彼此连接，也希望能够将不同的系统彼此连 接。例如，在许多应用中，期望具有能将数据传输到多媒体卡(MMC) 并从其接收数据的微处理器，或者期望具有能将数据传输到安全数字 输入输出(SDIO)系统并从其接收数据的微处理器，或者期望具有 能将数据传输到诸如MMC和SDIO系统的多个系统并从其接收数据 的微处理器。微处理器也被称为中央处理单元。这样，微处理器应该 能与具有与该微处理器不同的并且彼此也不同的电压参数的一个或更多系统一起操作。连接不同的逻辑电路、不同的收发器、以及不同 的系统需要使用不同的分立的转换器，以允许不同电路部件之间的通 信。例如，系统可包括耦合到转换器的输入的多个分立的电路部件以 及耦合到转换器的输出的分立的电路部件，其中，耦合到转换器的输6出的分立的电路部件具有与连接到转换器的输入的一个或更多电路 部件不同的工作电压。这导致较高的系统开销，这是因为由于每种类 型的转换器用得很少，所以需要存储多种转换器，而且缺乏大规模经 济的效益。除了较高的成本，包含在不同电压下工作的部件的系统可能需要 额外的电路来克服不兼容的电源电压电平或者可能被限制在可接受的电源电压内。例如，图l说明现有技术的用在多路复用应用中的逻辑电压转换器IO,其中，耦合到转换器的输入的多个电路被限制为具 有相同的电压电源电平。图1所示的是n沟道传输晶体管(pass transistor) 12，其通过相应的单触发器(one-shot) 16和22分别耦 合到p沟道边缘调节(edge-adjusting)晶体管14和20。上拉电阻器 18和24分别连接到p沟道边缘调节晶体管14和20。更具体地，n 沟道传输晶体管12具有连接到输入/输出节点26的源极、连接到输入 /输出节点28的漏极、以及耦合成接收工作电势源Vcd的栅极。传输 晶体管12的漏极通过单触发器16耦合到边缘调节晶体管14的栅极， 传输晶体管12的源极通过单触发器22耦合到边缘调节晶体管20的 栅极。传输晶体管12的源极连接到边缘调节晶体管14的漏极和上拉 电阻器18的端子19，传输晶体管12的漏极连接到边缘调节晶体管 20的漏极和上拉电阻器24的端子25。传输晶体管12的栅极连接到 边缘调节晶体管14的源极和上拉电阻器18的端子21。边缘调节晶体 管20的源极连接到上拉电阻器24的端子27，并和端子27 —起耦合 成接收工作电势源VCC2。源区到基体(source-to-body) 二极管13在 传输晶体管12的源极和漏极之间形成。传输晶体管12的源极、边缘调节晶体管14的漏极、以及上拉电 阻器18的端子19共同连接在一起并连接到输入/输出节点26，边缘 调节晶体管20的漏极以及上拉电阻器24的端子25共同连接在一起 并连接到输入/输出节点28。收发器3(h， 302， ...， 30n连接到逻辑转换器10。每个收发器3(h， 302，…，30n包括输入/输出晶体管32i， 322，…，32 以及输入/输出緩冲器3+， 342， ...,34n，其中输入/输出晶体管32!， 322， ...， 32n的漏极和输 入/输出緩冲器34，， 342，...，34n的输入端子分别连接到输入/输出节点 31,， 312，…，31n。每个收发器3(h， 302， ...， 30 耦合成接收工作电势 源Vcc,。输入/输出晶体管32n322， ...， 32n的栅极连接到控制电路36n 362，...，36n，输入/输出晶体管32n 322，…，32n的源极耦合成接收工作 电势源V^，并且输入/输出緩冲器34n 342， ...， 34n的输出端子分别 连接到逻辑电路38t， 382， ，.，， 38n。例如，工作电势源Vss,是地。应 注意，为了清楚的目的，控制电路36" 362， ...，36n和逻辑电路38n 382， ...，38n以方框的形式显示，控制和逻辑电路的类型对本领域技术 人员来说是已知的。收发器3(h， 302， ...， 30 的输入/输出节点3h， 312， ...，31 连接到逻辑电压转换器10的输入/输出节点26。收发器40连接到逻辑电压转换器10的输入/输出节点28。收发 器40包括输入/输出晶体管42和输入输出緩冲器44，其中输入/输出 晶体管42的漏极和输入输出緩冲器44的输入端子连接到输入/输出节 点56，其反过来连接到输入/输出节点28。收发器40耦合成接收工作 电势源VCC2。输入/输出晶体管42的栅极连接到控制电路46，输入/ 输出晶体管42的源极耦合成接收工作电势源VSS2，输入/输出緩沖器 44的输出端子连接到逻辑电路48。例如，工作电势源Vss2是地。为 了清楚的目的，控制电路46和逻辑电路48以方框的形式显示。控制 和逻辑电路的类型对本领域技术人员来说是已知的。在描述逻辑电压转换器10的工作之前，应注意，为了解释它的 工作，假i殳电源电压Vcc2大于电源电压VCC1，而该电源电压Vcd假 设大于传输晶体管12的阈值电压。然而，电源电压Vcd可大于、小 于、或等于电源电压VCC2。而且，电源电压Vcd对于每个收发器3(h， 302, ...，30 来说都是相同的。逻辑低或逻辑零电压通过导通被选择的 收发器3(h， 302，…，30n的输入/输出晶体管32" 322，…，32n中的一个 而被传输到收发器40。用于从多个收发器中选择收发器的技术对于本 领域技术人员来说是已知的。导通输入/输出晶体管32" 322, ...， 32n 中的一个将相应的输入/输出节点31" 312，…，31n上的电压设置为逻辑低或逻辑零电压电平，该逻辑低或逻辑零电压电平被传输到输入/输出节点26。出现在输入/输出节点26上的逻辑低电压将传输晶体管 12的栅极-源极电压设置为近似等于电源电压VCC1。这样，传输晶体 管12导通，将输入/输出节点28上的电压设置为等于逻辑零电压，例 如近似地等于零伏。收发器40通过导通输入/输出晶体管42将逻辑零电压传输到被 选择的收发器3(h， 302，...，30n，这样将输入/输出节点56上的电压设 置为逻辑低或逻辑零电压。输入/输出节点56上的逻辑零电压传输到 输入/输出节点28，从而促使体二极管13变成正向偏压，导通传输晶 体管12，并在输入/输出节点26上产生逻辑零电压。通过截止输入/输出晶体管3215 322，…，32n以及输入/输出晶体管 42，逻辑高或逻辑一电压被从输入/输出节点26传输到输入/输出节点 28或者从输入本文档来自技高网...
【技术保护点】
一种单片集成的多路复用器－转换器－多路分配器，包括： 第一双向数据传输级，所述第一双向数据传输级具有第一节点、第二节点以及第三节点，所述第三节点耦合成接收第一工作电势源； 第二双向数据传输级，所述第二双向数据传输级具有第一节点、 第二节点以及第三节点，所述第二双向数据传输级的所述第一节点耦合到所述第一双向数据传输级的所述第二节点，所述第二双向数据传输级的所述第二节点耦合到所述第一双向数据传输级的所述第一节点，所述第二双向数据传输级的所述第三节点耦合成接收第二工作电势源； 第三双向数据传输级，所述第三双向数据传输级具有第一节点、第二节点以及第三节点，所述第三双向数据传输级的所述第二节点耦合到所述第二双向数据传输级的所述第一节点，所述第三双向数据传输级的所述第三节点耦合成接收第三工作电势源；以及 第四双向数据传输级，所述第四双向数据传输级具有第一节点、第二节点以及第三节点，所述第四双向数据传输级的所述第一节点耦合到所述第三双向数据传输级的所述第二节点，所述第四双向数据传输级的所述第二节点耦合到所述第三双向数据传输级的所述第一节点 ，所述第四双向数据传输级的所述第三节点耦合成接收所述第二工作电势源。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：A皮门特尔，F多佛，J勒普考斯基，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。