射频辅助等离子体生成中的阻抗变换制造技术

一种用于向设备提供信号的设备可以包括一个或多个射频信号发生器，以及将来自一个或多个RF信号发生器的信号耦合到制造室的电气小传输线。该装置还可以包括电抗电路，以将电气小传输线的阻抗从相对高阻抗灵敏度的区域转换到相对低阻抗灵敏度的区域。转换到相对低阻抗灵敏度的区域。转换到相对低阻抗灵敏度的区域。

【技术实现步骤摘要】
【国外来华专利技术】射频辅助等离子体生成中的阻抗变换
通过引用并入
[0001]PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

技术介绍

[0002]在此包含的背景及上下文的描述仅针对整体呈现公开内容的上下文的目的而提供。本公开内容的许多呈现专利技术人的成果，且单纯由于如此成果在
技术介绍
部分中描述或在本文其他位置呈现为上下文并不表示将这样的成果认为是现有技术。
[0003]用于形成集成电路的半导体晶片的制造可能包括许多不同的处理步骤。在可能在各种材料沉积到半导体晶片上之后发生的某些处理步骤中，材料可能被蚀刻掉，以便使得诸如金属之类的附加材料能被沉积。这种沉积可以涉及导电迹线、晶体管栅极、通孔、电路元件等的形成。然而，至少在某些情况下，半导体制造工艺，例如涉及基于等离子体的蚀刻、等离子体增强原子层沉积或其他工艺的那些工艺，无法控制的工艺变化可能会导致较低的产量、成本、半导体布局和掩模的重新设计等等。在一些情况下，响应于耦合到用于形成等离子体的制造室的能量的变化，可能会导致这种不可控的工艺变化。因此，增加对基于等离子体的晶片蚀刻和/或等离子体增强的原子层沉积或其他制造工艺的控制的技术仍然是一个活跃的研究领域。

技术实现思路

[0004]在一方面，提供了一种用于向设备提供信号的装置，其中该装置包括：一个或多个射频(RF)信号发生器；一条或多条电气小传输线，其用于将来自所述一个或多个RF信号发生器的信号耦合到制造室；以及电抗电路，其用于将所述电气小传输线中的每一条的阻抗从具有第一阻抗灵敏度的区域变换到具有第二阻抗灵敏度的区域。
[0005]在一些方面，所述电抗电路至少包括串联电抗。在一些方面，所述电抗电路至少包括并联电纳。在一些方面，所述电抗电路至少包括串联电抗和并联电纳。在一些方面，所述具有相对高阻抗灵敏度的区域对应于阻抗空间中的区域，并且所述阻抗的实部对应于大于约100欧姆的值。在一些方面，所述相对低阻抗灵敏度的区域对应于阻抗空间中的区域，并且其中所述阻抗的实部对应于小于约100欧姆的值。在一些方面，用于变换所述阻抗的所述电抗电路避免谐振传输线在小于来自所述RF信号发生器中的一个或多个的信号的频率的任何频率下的可能性。在一些方面，所述电气小传输线对应于在小于所述RF信号发生器在所述传输线的介质中产生的所述信号的频率的频率下将阻抗从所述相对高阻抗敏感度的区域变换到所述相对低阻抗敏感度的区域而不遍历传输线谐振的传输线。在一些方面，与所述电抗电路的损耗相结合的所述电气小传输线的电阻损耗对应于小于约20％。在一些方面，所述电气小传输线的电阻损耗对应于小于10％。
[0006]在另一方面，提供了一种装置，其中该装置包括：电气小传输线，其用于将来自RF
信号发生器中的一个或多个的信号耦合到制造室；以及电抗电路，其将所述电气小传输线的阻抗从相对高阻抗灵敏度的区域转换到相对低阻抗灵敏度的区域，所述电抗电路用于在与通过传输线的长度移动的方向相反的方向上移动阻抗控制点。
[0007]在一些方面，所述电气小传输线对应于在小于所述RF信号发生器在所述传输线的介质中产生的所述信号的频率的频率下将所述阻抗控制点从所述相对高阻抗敏感度的区域移动到所述相对低阻抗敏感度的区域而不遍历传输线谐振的传输线。在一些方面，所述电抗电路包括串联容抗。在一些方面，所述电抗电路包括至少并联感纳。在一些方面，所述电抗电路包括串联容抗和并联感纳。在一些方面，与所述电抗电路的损耗相结合的所述电气小传输线的电阻损耗对应于小于约20％。在一些方面，所述电气小传输线的电阻损耗对应于小于10％。
[0008]在另一方面，提供了一种集成电路制造室，其中该集成电路制造室包括：多个集成电路制造站；一个或多个输入端口，其用于将射频(RF)信号耦合到所述多个集成电路制造站中的至少一个；电气小传输线，其用于将来自RF信号发生器中的一个或多个的信号耦合到所述制造室；以及电抗电路，其用于将所述电气小传输线的阻抗从相对高阻抗灵敏度的区域转换到相对低阻抗灵敏度的区域。
[0009]在一些方面，所述具有相对高阻抗灵敏度的区域对应于阻抗空间中的区域，并且其中所述阻抗的实部对应于大于约100欧姆的值。在一些方面，所述相对低阻抗灵敏度的区域对应于阻抗空间中的区域，其中所述阻抗的实部对应于小于约100欧姆的值。在一些方面，具有所述第一阻抗灵敏度的区域对应于具有低阻抗灵敏度的区域，并且具有所述第二阻抗灵敏度的区域对应于具有高阻抗灵敏度的区域。
附图说明
[0010]图1显示了用于利用任意数量的工艺在半导体衬底上沉积膜的衬底处理装置。
[0011]图2是示出了根据一实施方案的用于执行半导体制造工艺的系统的各种部件的框图。
[0012]图3示出了根据一实施方案的耦合到多站集成电路制造室的站的射频(RF)功率的功率与时间的关系曲线。
[0013]图4是示出根据一实施方案的通过不同长度的传输线耦合到负载(Z
L
)的RF匹配单元的图，以及阻抗空间中的对应阻抗图。
[0014]图5A和5B描绘了根据实施方案的在RF匹配单元的控制点处响应于不同长度的传输线的阻抗灵敏度。
[0015]图6A和6B是示出根据一实施方案使用电气小传输线和电抗元件的示意图，所述电气小传输线和电抗元件被布置为将控制点的阻抗从阻抗空间的相对高阻抗灵敏度区域变换到阻抗空间的相对低阻抗灵敏度区域。
[0016]图7是根据实施方案的传输线模型的电路图。
具体实施方式
[0017]在特定实施方案或实现方案中，射频(RF)辅助等离子体生成中的阻抗变换可用于各种半导体制造工艺，例如基于等离子体的晶片制造。阻抗变换可以带来以允许动态调整
由多站处理室的一个或多个站呈现的变化负载的方式更容易地控制传送到所述处理室的所述站的RF功率的能力。这种动态调整提供了一种实时能力，以将站内等离子体呈现的负载阻抗与一个或多个射频功率发生器的源阻抗相匹配，即使这样的负载在制造工艺的过程中可能会经历显著的增加和减少也如此。因此，可以增加传送到各个站的RF功率，同时可以减少从RF功率发生器反射的RF功率。
[0018]某些实施方案或实现方案可用于多种晶片制造工艺，例如各种等离子体增强原子层沉积(ALD)工艺、各种等离子体增强化学气相沉积(CVD)工艺，或可以在单次沉积工艺期间即时(on
‑
the
‑
fly)使用。在某些实现方案中，RF功率匹配网络利用简化的电路拓扑来适应任何信号频率下的负载变化，所述任何信号频率例如中频(例如，介于300kHz和3MHz之间的频率)、高频(例如，介于3MHz和30MHz之间的频率)和非常高的频率(例如，介于30MHz和300MHz之间的频率)。然而，在其他实现方案中，RF功率匹配网络可以在任何信号频率下操作，例如在相对较低的频率下，例如在50kHz和300kHz之间的频率下操作，以及在较高的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于向设备提供信号的装置，其包括：一个或多个射频(RF)信号发生器；一条或多条电气小传输线，其用于将来自所述一个或多个RF信号发生器的信号耦合到制造室；以及电抗电路，其用于将所述电气小传输线中的每一条的阻抗从具有第一阻抗灵敏度的区域变换到具有第二阻抗灵敏度的区域。2.根据权利要求1所述的装置，其中，所述电抗电路至少包括串联电抗。3.根据权利要求1所述的装置，其中，所述电抗电路至少包括并联电纳。4.根据权利要求1所述的装置，其中，所述电抗电路至少包括串联电抗和并联电纳。5.根据权利要求1所述的装置，其中，所述具有相对高阻抗灵敏度的区域对应于阻抗空间中的区域，并且其中所述阻抗的实部对应于大于约100欧姆的值。6.根据权利要求1所述的装置，其中，所述相对低阻抗灵敏度的区域对应于阻抗空间中的区域，并且其中所述阻抗的实部对应于小于约100欧姆的值。7.根据权利要求1所述的装置，其中用于变换所述阻抗的所述电抗电路避免谐振传输线在小于来自所述RF信号发生器中的一个或多个的信号的频率的任何频率下的可能性。8.根据权利要求1所述的装置，其中所述电气小传输线对应于在小于所述RF信号发生器在所述传输线的介质中产生的所述信号的频率的频率下将阻抗从所述相对高阻抗敏感度的区域变换到所述相对低阻抗敏感度的区域而不遍历传输线谐振的传输线。9.根据权利要求1所述的装置，其中与所述电抗电路的损耗相结合的所述电气小传输线的电阻损耗对应于小于约20％。10.根据权利要求1所述的装置，其中，所述电气小传输线的电阻损耗对应于小于10％。11.一种装置，其包括：电气小传输线，其用于将来自RF信号发生器中的一个或多个的信号耦合到制造室；以及电抗电路，其将所述电气小传输线的阻抗从相对高阻抗灵敏度的区域转换到相对低阻抗灵敏度的区...

【专利技术属性】
技术研发人员：埃勒，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：